Устройство для переключения запоминающих устройств

 

УСТРОЙСТВО ДЛЯ ПЕРЕКЛЮЧЕНИЯ ЗАПОМИНАЮЩИХ УСТРОЙСТВ, содержащее два блока памяти, два счетчика, два элемента ИЛИ и два элемента И, причем выход младших разрядов первого счетчика соединен с адресным входом первого блока памяти, отличи ющ е е с я тем, что, с целью расширения области применения, устройство содержит два генератора импульсов, третий, четвертый, пятый и шестой элементы И, триггер и коммутатор, причем выходы первого и второго элеj ментов И соединены соответственно с единичным и нулевым входами триггера , единичный выход которого соединен с первым входом второго элемента И и с первым входом третьего элемента И, Выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом первого генератора импульсов, первый выход которого соединен со счетным входом счетчика, второй выход первого генератора импульсов соединен с входом запуска первого блока памяти. информационные вход и выход которсГГ75 соединены соответственно с первым входом и выходом коммутатора, вторые вход и выход которого являются информационным входом и выходом устройства , первый тактовый вход которого соединен с первыми входами четвертого и пятого элементов И, второй вход четвертого элемента И соединен с выходом старшего разряда первого счетчика , с третьим входом коммутатора и со вторым входом второго элемента И, второй тактовый вход устройства соединен с первым входом шестого и со вторым входом третьего элементов И, второй вход пятого элемента И соединен с выходом старшего разряда второго счетчика, с четвертым входом коммутатора и с первым входом первого элемента И, второй вход которого соединен с нулевым выходом триггера, со вторым входом шестого элемента И и с пятым входом коммутатора, шестой 2 вход которого соединен с единичным выходом триггера, выходы пятого и шестого элементов И соединены с первым и йторым входами второго элемента ИЛИ, выход которого соединен с .входом второго генератора импульсов,| первый, второй выходы которого соединены соответственно со счетным вхо- Ifjra дом счетчика и с входом запуска второго блока памяти, информационные вход и выход и адресный вход которого соединены соответственно с третьим выходом и седычкм входом коммутатора и с выходом младших разр5щов вто;рого счетчика, второй вход первого элемента ИЛИ соединен с выходом чет вертого элемента И.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 3(Я) G 06 F 13/ОО

ОПИСАНИЕ ИЗОБРЕТЕНИЯ эК .1Й

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ (21) 3321297/18-24 (22) 23.07.81 (46) 15.05.84. Бюл. Р 18 (72) В.И.Кабанов (71) Западно-Сибирское территориальное управление по гидрометеорологии ° и контролю природной среды (53) 681, 325 (088.8) (56) 1. Авторское свидетельство СССР

Р 399864, кл. G 06 F 13/00, 1974, 2. Авторское свидетельство СССР

9 421993,, кл. G 06 F 13/00, 1975 (прототип) . (54) (57) УСТРОЙСТВО ДЛЯ IIEPEKJI)0ЧЕНИЯ

ЗАПОМИНА)0ШИХ УСТРОЙСТВ, содержащее два блока памяти, два счетчика, два элемента ИЛИ и два элемента И, причем выход младших разрядов первого счетчика соединен с адресным входом первого блока памяти, о т л и ч а ющ е е с я тем, что, с целью расширения области применения, устройство содержит два генератора импульсов, третий, четвертый, пятый и шестой элементы И, триггер и коммутатор, причем выходы первого и второго эле1ментов И соединены соответственно с единичным и нулевым входами триггера, единичный выход которого соединен с первым входом второго элемента И и с первым входом третьего элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом первого генератора импульсов, первый выход которого соединен со счетным входом счетчика, второй выход первого генератора импульсов соединен с входом запуска первого блока памяти, информационные вход и выход которсП б соединены соответственно с первым входом и выходом коммутатора, вторые вход и выход которого являются информационным входом и выходом устройства, первый тактовый вход которого соединен с первыми входами четвертого и пятого элементов И, второй вход четвертого элемента И соединен с выходом старшего разряда первого счетчика, с третьим входом коммутатора и со вторым входом второго элемента

И, второй тактовый вход устройства соединен с первым входом шестого и со вторым входом третьего элементов

И, второй вход пятого элемента И соединен с выходом старшего разряда вто-З

Я рого счетчика, с четвертым входом коммутатора и с первым входом первого элемента И, второй вход которого соединен с нулевым выходом триггера, сс вторым входом шестого элемента И и с пятым входом коммутатора, шестой Я вход которого соединен с единичным выходом триггера, выходы пятого и шестого элементов И соединены с первым и вторым входами второго элемен— та ИЛИ, выход которого соединен с ,входом второго генератора импульсов,( первый, второй выходы которого соединены соответственно со счетным вхо= дом счетчика и с входом запуска второго блока памяти, и н формационные вход ч выход и адресный вход которого со"динены соответственно с третьим выходом и седьмым входом коммутатора и с выходом младших разрядов второго счетчика, второй вход первого элемента ИЛИ соединен с выходом четъ вертого элемента И, i093515

Изобретение относится к вычислительной технике и может быть использовано в системах обработки данных с каналов связи, Известно устройство для обмена ,данными, содержащее коммутатор„ 6 о 5 передачи данных, числовые матрицы, блок йамяти, буферйый блок памяти, блок терминалов tlat °

Недостатком устройства является узкая область применения. 1О

Наиболее близким по технической сущности и достигаемому результату к изобретению является устройство для переключения запоминающих устройств, содержащее два блока памяти, два регистра, два счетчика, три элемента ИЛИ, два элемента И и элемент

НЕ, причем выход первого счетчика соединен с входами адресов блоков памяти, информационные входы и выходы которых соединены соответственно с входами и выходами регистров, счетные входы первого и второго счетчиков соединены с тактовым входом устройства, управляющие входы первого и второго счетчиков соединены соответственно с выходом первого элемента

И и с входом режима устройства, сигнальный вход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены соответственно с входами запуска первого и второго блоков памяти (2 3, Недостатком этого устройства является узкая область применения, Цель изобретения — расширение 35 области применения устройства, Поставленная цель достигается тем„ что в устройство, содержащее два блока памяти, два счетчика, два элемента ИЛИ и два элемента И, причем выход младших разрядов первого счетчика соединен с адресным входом первого блока памяти, введено два генератора импульсов, третий, четвертый, гятый и шестой элементы И, триггер чз и коммутатор, причем выходы первого и второго элементов И соединены соответственно с единичным и нулевым входами триггера, единичный выход которого соединен с первым входом второго элемента И и с первым входом третьего элемента И, выход которого соединен с первым входом первого эле- мента ИЛИ, выход которого соединен с входом первого генератора импульсов, первый выход которого соецинен со счетным входом счетчика, второй выход первого генератора импульсов соединен с входом запуска перво "o блока памяти, информационные вход и выход которого соединены соответствен" 0 но с первым входом и выходом коммутатора, вторые вход и выход которого являются информационными входом и выходом устройства первый тактовый вход которого соедйнен с первыми входами четвертого и пятого элементов И, второй вход четвертого элемента И соединен с выходом старшего разряда первого счетчика, с третьим входом коммутатора и со вторым axai дом второго элемента И, второй тактовый вход устройства соединен с первым входом шестого и со вторым входом третьего элементов И, второй вход пятого элемента И соединен с выходом старшего разряда второго счетчика, с четвертым входом коммутатора и с первым входом первого элемента

И, второй вход которого соединен с нулевым выходом триггера, со вторым входом шестого элемента И и с пятым входом коммутатора, шестой вход которого соединен с единичным выходом триггера, выходы пятого и шестого элементов И соединены с первым и вторым входами второго элемента ИЛИ, выход которого соединен с входом второго генератора импульсов, первый и второй выходы которого соединены соответственно со счетным входом счетчика и с входом запуска второго блока памяти, информаци он ные вход и выход и адресный вход которого соединены соответственно с третьим выходом и седьмым входом коммутатора и с выходом младших разрядов второго сче= чика, второй вход первого элемента. ИЛИ соединен с выходом четвертого элемента И, Структурная схема устройства приведена на фиг. 1; на фиг. 2 и 3 варианты коммутатора для разных режи— мов работы устройства.

Устройство содержит блок 1 памяти, счетчик 2, генератор 3 импульсов, элемент ИЛИ 4, элементы И 5 и 6, блок

7 памяти, счетчик 8, генератор 9 импульсон, элемент ИЛИ 10, элементы И

11 и 12, три= гер 13, элементы И 14 и 15, выход 16 блока 1, вход 17 блока 1, коммутатор 18, выход 19 старшего разряда счетчика 2, выход 20 младших разрядов счетчика 2, первый выход 21 генератора 3, выход 22 элемента ИЛИ 4,. выходы 23 и 24 элементов И 5,6,:выход 25 блока 7, вход

26 блока 7, второй выход 27 генератора 9, выход 28 старшего разряда счетчика 8, выход 29 младших разрядов счетчика 8, первый выход 30 генератора 9, выход 31 элемента ИЛИ 10, выходы 32 и 33 элементов И 11, 12, тактовые входы 34 и 35 устройства, единичный и нулевой выходы 36 и 37 триггера 13„ выходы 38 и 39 элементов И 14, 15„ информационные вход и выход устройства 40 и 41.

На фиг, 2 и Э приведены варианты коммутатора 18 для разных режимов работы устройства„ Коммутатор 18 (фиг, 2) содержит элемент ИЛИ 42, элементы И 43-46, Коммутатор 18 (фиг, 1092515

3) содержит элементы И 47-49, элемент ИЛИ 50, элемент И 51 °

Коммутация информационных цепей выполняется в зависимости: от направления движения потока информации.

Возможны 3 режима работы устройства.

P е ж и м 1. Быстрое устройство принимает информацию, медленное— передает (см. фиг. 2) .

Выходная информация, поступающая по входу 17 в блок l, формируется на элементе И 46, на один вход которого по входу 36 поступает сигнал с триггера 13, а на другой вход по 15 шине 40 — информация с медленного устройства, Входная информация, поступающая по шине 26 в блок 7, формируется на элементе И 45, на один вход которого g0 по входу 37 поступает сигнал с триггера 13, а на другой вход по шине

40 — информация с медленного устройстваа.

Выходная информация устройства поступает по выходу 41 в быстрое устройство. Сигнал по выходу 41 формируется элементом ИЛИ 42. На один вход элемента ИЛИ 42 поступает сигнал с элемента И 43, а на другой сигнал с элемента И 44.

На один вход элемента И 43 по входу 16 поступает выходная информация блока 1, а на другой По входу 19 сигнал с выхода старшего разряда счетчика 2 . 35

На один вход элемента И 44 по входу 25 поступает выходн ая информация блока 1, а на другой по входу 28 сигнал с выхода старшего разряда счетчика 8, 40

Состояние выходов 36 и 37 триггера 13 определяет.,в какой блок, 1 или 7 будет записана информация с медлейного устройства.

Состояние выхода старшего разря- 45 да счетчика 2 и выхода старшего разряда счетчика 8 определяет„с какого блока,l или 7,поступает информация в быстрое устройство.

Р е ж и м 2 . Быстрое устройство передает информацию, а медленное принимает.(см. фиг. 3), Входная информация, поступающая .по входу 17 в блок 1, формируется на элементе И 471 на один вход которого по входу 40 поступает выходная информация быстрого устройства, а на другой по входу 19 — сигнал с выхода старшего разряда счетчика 2,, Входная информация, поступающая по входу 26 в блок 7, формируется на 60 элементе И 48, на один вход которого по входу 40 поступает выходная информация быстрого устройства, а на другой по входу 28 — сигнал с выхода старшего разряда счетчика 8. 65

Выходная информация устройства выдается по выходу 41, сигнал на ко-, тором формируется элементом ИЛИ 50 .

На один вход элемента ИЛИ 50 поступает сигнал r элемента И 49, а на другой — сигнал с элемента И 51. На один вход элемента И 49 по входу 16 поступает выходная информаци я блока

1, а на другой по входу 36 — сигнал с единичного выхода триггера 13. На один вход элемента И 51 по входу 25 поступает выходная информация блока

7, а на другой по входу 37 — сигнал с нулевого выхода триггера 13.

Состояние выходов 36 и 37 триггера 13 определяет,с какого блока,l или 7,поступает информация в медленное устройство, Состояние выхода старшего разряда счетчика 2 и выхода старшего разряда счетчика 8 определяет, в какой блок,1 или 7,будет записана инфор— маци я с быстрого устройства.

P е ж и м 3. Комбинированный.

Быстрое устройство может п редавать или принимать, а медленное устройство, соответственно, принимать или передавать информацию в зависимости от установленного режима. Схема коммутатора 18 представляет собой комбинацию схем (см. фиг. 2, 3), описанных первых двух режимов, выходные и входные сигналы которых коммутируются сигналом установленного режима.

Устройство работает следующим образом.

Исходное состояние устройства следующее: младшие разряды счетчика 2

ФУ находят ся в состоянии 0; старший р разряд счетчика 2 — 0; младшие раз— ряды счетчика 8 — 0; старший разряд счетчика 8 — 0 .

Триггер 1 3 находится в состоянии н г

1.

Синхросигналы, поступающие на элементы И 5, И 11 с входа 34, не запускают генераторы 3 и 9, так как выход старшего разряда счетчика 2 и выход старшего разряда счетчика 8 находятся в состоянии О.

Синхросигналы, поступающие с входа 35 на элементы И 6, И 12, запускаютт только ген ератор 3, т . е . происходит обмен между блоком 1 и медленным устройством.

По сигналу, поступающему с второго выхода генератора 3 по адресу, установленному на младших разрядах счетчика 2, записывается или считывается информация блока 1, а по сигналу с выхода 21, пос — óïàþùåìó с того же генератора 3, организуется приращение счет чика 2 н а единицу.

После обращения к последнему адресу блока 1 младшие разряды счетчика

rr

2 находятся в состоянии 1.

С приходом по входу 21 сигнала приращения +1 счетчик 2 младшие разряды

1092515

А/е. t счетчика 2 устанавливаются в состояние О, а выход старшего разряда счетчика 2 — в 1. Выход старшего разряда счетчика 2 поступает на элемент

И 15 и устанавливает триггер 13 в состояние {). 5

Таким образом, устройство находится в состояниие младшие разряды счетчика 2 в О; старший разряд счетчика

2 н 1; триггер 13 в состоянии 0 °

Быстрое устройство выполняет об" еО мен информацией с блоком 1, а медленное устройство - с блоком 7.

По сигналам, поступающим с быстрого устройства, запускается генератор

3, а поступающим с медленного уст- k5 ройства — генератор 9

После обращения к последнему адресу блока 1 выходы всех разрядов счетчика 2 находятся в состоянии 1, С приходом по нходу сигнала приращения +1 в счетчик 2 все выходы всех разрядов счетчика 2 устананливаются в О, Далее сигналы по входу

22 не вырабатываются, обмен информацией быстрого устройства с блоком

1 прекращается, Ъ

Ввиду того, что частота следования синхроимпульсов быстрого устройстна выше, чем медленного, то обмен информацией блока 1 с быстрым устройстном закончится раньше, чем медлениого устройства с блоком 7.

После обращени я к последн ему адресу блока 7 младшие разряды счетчика 8 находятся в состоянии 1.

С приходом по выходу 30 сигнала приращения +1 в счетчик 8 младшие разряды счетчика 7 устанавливаются и состояние О, а выход старшего разряда счетчика 7 — н состояние 1.

Сигнал по входу 28 — выход старшегоо разряда счетчн ка 8 поступает на элемент И 14 и устананлинает триггер 13 в состояние 1. устройство находится н состоянии: младшие разряды счетчика 2 н О; выход старшего разряда счетчика 2 в

0; младеееие разряды счетчика 8 в 0.

I выход старшего разряда счетчика 8 н

1, Триггер 13 н состоянии 1 °

Быстрое устройство находится н состоянии обмена информацией с блоком 7, а мецленное устройстно — с блоком 1, Обмен выполняется аналогично.

Применение изобретения позволяет расширить область применения устройства.

ВИИИНИ Заказ 3256/33

Тираж 699 Подписное

Филиал ППП "Патент", г.ужгород,ул.Проектная,4