Устройство для диагностики логических блоков

 

УСТРОЙСТВО ДЛЯ ДИАГНОСТИКИ ЛОГИЧЕСКИХ БЛОКОВ, содержащее блок управления, первый и второй выходы которого соединены соответственно с входами регистра тестов и первого коммутатора, выход которого соединен с входом блока управления, компаратор, выход которого соединен через схему . сравнения с входом первого счетчика, выход которого соединен с входом первого коммутатора, дешифратор, о .т л и чающееся тем, что, с целью повьшения коэффициента использования оборудования, в него введены счетчик, коммутатор, два триггера, причем третий и четвертый входы блока управления через второй счетчик соединены с входом дешифратора, вьгход которого через последовательно соединенные регистр тестов и второй коммутатор соединен с выходом устройства и входами первого коммутатора и схемы сравнения выход которой соединен с входом пер- . вого коммутатора, пятый выход блока управления через первый триггер соединен с входами второго коммутатора и первого счетчика, выходы которого соединены с входами второго коммутатора , второго триггера и компаратора, выход второго триггера соединен с входом второго коммутатора, выход компаратора соединен с входами первого и второго коммутаторов, шестой выход блока управления соединен с входом дешифратора, причем блок управления содержит две памяти, три счетчика, четыре регистра, схему сравнения, дешифратор, индикатор, причем выход первой памяти через первый регистр соединен с входами первого и второго счетчиков, второго регистра и дешифратора, выходы которого соединены с входами первого счетчика , второго и третьего регистров, третьего счетчика, схемы сравнения, второй памяти, третьим, четвертым, пятым и шестым выходами блока, выход первого счетчика через вторую память СО соединен с входом четвертого регистг ра, выход которого соединен с первым сд выходом блока и через соединенные последовательно схему сравнения и 00 второй счетчик - с входом первой па-ю мяти, вход блоки через третий ре- .гистр соединен с входами индикатора и второго регистра, выход которого сое динен с входом схемы сравнения, выход третьего счетчика соединен с входом индикатора, выход первого, регистра соединен с вторым входом блока.

09) (1l) СОЮЗ СОВЕТСКИХ

СЮЮ ЛЮ

РЕСПУБЛИК

А з цц С 06 Р 11/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО ЕЛАМ ИЗОБРЕТЕКИЙ V.ОТКР ТИЙ

ОПИСАНИЕ И30БРЕТЕНИЯ .Н ABTOPCNOMV СЕИДВтв1ьстви ъррдт " э В; . p

Q?1 04< Й 1 "- - (21) 3531310/18-24 (22) 06.01.83 (46) 30.05.84. Бюл. Р .20 (72) Г.Е.Иинасян, Т.С.Торосян, И.Б.Мкртумян, О.А.Терзян, Л.М.Чахоян и А.Т.Кучукян (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

746556, кл. С 06 F 15/46,. 1978.

2. Авторское свидетельство СССР

В 650080, кл. G 06 F 11/00., 1976 (прототип). (54)(57) УСТРОИСТВО ДЛЯ ДИАГНОСТИКИ

ЛОГИЧЕСКИХ БЛОКОВ, содержащее блок управления, первый и второй выходы которого соединены соответственно с входами регистра тестов и первого коммутатора, выход которого соединен, с входом блока управления, компаратор, I выход которого соединен через схему сравнения с входом первого счетчика, выход которого соединен с входом первого коммутатора, дешифратор, о,т л ич а ю щ е е с я тем, что, с целью повышения коэффициента использования оборудования, в него введены счетчик, коммутаТор, два триггера, причем третий н четвертый входы блока управления через второй счетчик соединены с входом дешифратора, выход которого через последовательно соединенные регистр тестов и второй коммутатор соединен с выходом устройства и входами первого коммутатора и схемы сравнения „ выход которой соединен с входом пер-. вого коммутатора, пятый выход блока управления через первый триггер соединен с входами второго коммутатора и первого счетчика, выходы которого соединены с входами второго коммутатора, второго триггера и компаратора, выход второго триггера соединен с входом второго коммутатора, выход компаратора соединен с входами первого и второго коммутаторов, шестой выход блока управления соединен с входом дешифратора, причем блок управления содержит две памяти, три счетчика, четыре регистра, схему сравнения, дешифратор, индикатор, причем выход первой памяти через первый регистр Я соединен с входами первого и второго счетчиков, второго регистра и дешифратора, выходы которого соединены с входами первого счет1 чика, второго и третьего регистров, а

° Ю третьего счетчика, схемы сравнения, второй памяти, третьим, четвертым, пятым и шестым выходами блока, выход первого счетчика через вторую память соединен с входом четвертого регистра, выход которого соединен с первым .выходом блока и через соединенные последовательно схему сравнения и второй счетчик - с входом первой па-, мяти, вход блокй через третий ре- гистр соединен с входами индикатора и второго регистра, выход которого соединен с входом схемы сравнения, выход третьего счетчика соединен с входом индикатора, выход первого регистра соедннен с вторым входом блока.

1095182

Изобретение относится к вычислительной технике и может быть использовано для обнаружения и локализации неисправностей ЭВМ.

Известно устройство для диагностики» блоков ЭВМ, содержащее последовательно соединенные накопитель тестов, вход1 ной регистр, регистр тестов, блок преобразователей кода, выходной регистр и буферный блок памяти, управляющий 1О вход которого и управляющие входы выходного регистра, регистра тестов, входного регистра н регистра результата подключены соответственно к первому, второму, третьему, четвертому и пятому 15 .выходам блока управления, соединенньй с выходом накопителя тестов, а выход регистра результата подключен к одному из инвормационных входов выход ного регистра. Это устройство содержит также блок контроля и регистр контрольного кода, информационный вход которого соединен с выходом входного регистра, выход соединен через блок преобразователей кода с информационными входом блока контроля, а управляющий вход — с шестым выходом блока управления, седьмой выход которого подключен к управляющему входу блока контроля, . соединенного выходом с информационным 30 ахадом регистра результата (1) .

Недостатком указанного устройства является то, что оно обеспечивает проверку и локализацию неисправностей полупроводниковых оперативных памятей,55 содержащихся в проверяемом блоке ЭВМ.

Наиболее близким к предлагаемому является устройство для диагностики блоков ЭВМ, содержащее блок управления, первый и второй выходы которого соеди-46 иены соответственно со входами регистра тестов и первого коммутатора, вызод которого соединен со входом блока управления, компаратор, выход которого соединен через схему сравнения со 45 входом первого счетчика, выход которого соединен со входом первого коммутатора, дешифратор j2j, Недостатком этого устройства является большой объем служебной информа 5О ции, хранимой в накопителе тестов.

Целью изобретения является повыше-ние коэффициента использования оборудования за счет сокращения объема тестовой информации.

Поставленная. цель достигается тем, что в устройство диагностики логических блоков, содержащее блок управления, первый и второй выходы которого соединены соответственно со входами регистра тестов и первого коммутатора, выход которого соединен со входом блока управления, компаратор, ( выход которого соединен через схему сравнения со входом первого счетчика, выход которого соединен со входом первого коммутатора, дешифратор, введены счетчик, коммутатор, два триггера, причем третий и четвертый выходы блока управления через второй счет« чик соединены со входом дешифратора, выход которого через последовательно соединенные регистр тестов и второй коммутатор соединен с выходом устройства и входами первого коммутатора и схемы сравнения, выход которой соединен со входом первого коммутатора, пятый выход блока управления через первый триггер соединен со входами второго коммутатора и первого счетчика, выходы которого соеди--. нены со входами второго коммутатора, второго триггера и компаратора, выход второго триггера соединен со входом второго коммутатора, выход компаратора соединен со входами первого и второго коммутаторов, шестой выход блока управления соединен со входом дешифратора, причем блок управления содержит две памяти, три счетчика, четыре регистра, схему сравнения. дешифратор, индикатор, причем выход первой памяти через первый регистр соединен со входами первого и второго счетчиков -второго регистра и дешифратора, выходы которого соединены со входами первого счетчика, второго и третьего регистров, третьего счетчика, схемы. сравнения, второй ымяти, третьим, четвертым, пятым и шестым выходами блока, выход первого счетчика через вторую память соединен со входом четвертого регистра, выход которого соединен с первым выходом блока и через соединенные последовательно схему сравнения и второй счетчик - со входом первой памяти, вход блока через третий регистр соединен со входами индикатора и второго регистра, выход которого соединен со входом схемы сравнения, выход третьего счетчика соединен со входом индикатора, выход первого регистра соединен со вторым входом блока управления. набора на вход диагностируемого блока выполняется следующим образом. счетчике 15 (фиг. 2) на единицу выполняется считывание информации из памяти

12 на регистр 18 и далее ее перецача в регистр 4 тестов под управлением счетчика 2 и дешифратора 3. После установки гервой порции информации из памяти 12 в регистр 4 микропрограмма прибавляет "единицу" в счетчик 2 и засылает следующую порцию информации в другую группу разрядов регистра 4 и. так до тех пор, пока весь регистр 4 не будет заполнен тестовым набором.

Нулевое состояние триггера 6 обеспечивает передачу тестового набора через коммутатор 5 на вход диагностируемого блока. Опрос состояния выходов диагностируемого блока выполняется микропрограммно через коммутатор 11. Информация о состоянии выходов диагностируемого блока поступает в регистр 19. Коммутатор 11 обеспечивает передачу состояний выходов диагностируемого блока s регистр 19 за несколько тактов, так как его разрядность меньше количества контактов,диагностируемого блока.

Управление коммутатором. осуществляется битами регистра 17. управлением микропрограммы из памяти

12 в регистр 18. Сравнение действиЭ 1095182 4

На фиг. 1 представлена структурная Анализ служебного кода выполняется схема устройства; на фиг. 2 — струк- путем поочередной засылки обоих слутурная схема блока управления. жебных кодов из поля константы реУстройство включает блок 1 управ- гистра 17 в регистр 20, считыванием ления, счетчик 2, дешифратор 3, ре- . > служебного кода из памяти 12 и сравгистр 4 тестов, коммутатор 5, триггер нением их в схеме 23 сравнения. При

6, счетчик 7, триггер 8, компаратор 9, совпадении считанного из памяти 12 схему 10 сравнения, коммутатор 11. служебного кода с заданным в регистВ состав блока 1 управления (фиг. 2) ре 20 выполняется ветвление микровходят памяти 12 и 13, счетчики 14-16 !О программы путем модификации адреса регистры 17 -. 20, дешиФратор 21, в счетчике 14 адреса. индикатор 22 и схема 23 сравнения. Тест выполняется без проверки .ИС

Диагностируемый блок подключается ОЗУ и затем с проверкой. к выходу устройства и работа устрой- Выполнение одного элементарного ства начинается с нажа!ия кнопки 1 теста проверяемого блока сводится к

"Пуск" (не показано). Диагностические подаче на его вход тестового набора, тесты блоков размещаются в накопителе опросу ответа и сравнению его с этатестов — памяти 12 (фиг. 2). В том лонным ответом. Подача тестового случае, когда накопитель тестов представляет собой ОЗУ, информация в него 2б может загружаться с внешнего устрой- После сброса счетчика 2 (фиг. 1) ства типа устройства ввода с перфо- триггера 6 и модификации адреса в ленты, кассетного накопителя на маг-. нитной ленте и др. устройств.

Микропрограммы, обеспечивающие подачу тестов на вход диагностируемого блока, анализ его ответов путем опроса состояния выходов блока и сравнения их с эталонными, размещается в управляющей памяти 13.

При нажатии кнопки "Пуск" начальный (нулевой) адрес микропрограммы устанавливается в счетчик 13 адреса и сбрасывается в счетчик 16. После этого начинается последовательное

35 считывание микрокоманд .из памяти 13 в регистр 17 и их выполнение. Регистр

17 имеет поле констант и поле микроопераций. Дешифрация микроопераций производится в дешифраторе 21. Под 40 управлением одной из микроопераций информация из поля константы регистра

17 поступает в счетчик 15 адреса, задавая начальный адрес тестов проверяемого блока. Под управлением дру-4 гих микроопераций информация из памяти 12 считывается и передается в регистр 18 данных. !

Информацию тестов в памяти 12 записывают в следующем порядке . перед о каждым тестовым набором, занимающим После приема в регистр 19 первой фиксированное количество ячеек ОЗу, порции информации о состоянии конэаписывают служебный код, который тактов диагностируемого блока эта определяет тип тестового набора, с информация пересылается s регистр 20. проверкой интегральных схем (ИС) ОЗУ 55 Эталонная информация считывается лод или без нее. За тестовым набором следует эталонная информация о состоянии исправного блока на тестовом наборе. тельного ответа блока с эталонным

1095182 выполняется в схеме 23 сравнения.

Результат сравнения модифицирует адрес микрокоманды и вызывает ветвление

-микропрограммы на продолжение сравнения или останов с индикацией . После окончания очередного элементарного теста, т.е, подачи тестового набора на вход диагностируемого блока, опроса его контактов и сравнения с эталонными значениями, в счетчик 16 тестов 10 прибавляется "единица". В счетчике 16 хранится номер текущего тестового .набора. При несовпадении результата с эталонным процедура тестирования прекращается и на индикацию через 15 индикатор 22 выводится состояние счетчика тестов и контактов пнагно- . стируемого блока.

При выполнении элементарного теста с проверкой накопительных блоКов. 20 . т.е. блоков> содержащих ИС 03У> блок

1 устанавливает триггер 6 в единичное состояние, что через коммутатор

5 подключает выходы счетчика 7, триггера 8 и компаратора 9 ко входам 25 диагностируемого блока.

Проверка ИС ОЗУ состоит из двух. циклов: записи в НБ тестовой информации и ее считывания с поразрядной проверкой. 30

В режиме записи счетчик 7 адреса формирует код адреса проверки блоков, компаратор 9 — информацию для записи, триггер 8 устанавливается в единичное состояние (режим записи); После записи в блок информации по всем адресам происходит переполнение счетчика 7. Сигнал переполнения с выхода счетчика 7 поступает на триггер 8 и переводит его в нулевое состояние (режим чтения). Счетчик 7 формирует адреса считывания информации из блоков, компаратор 9 — эталонную ин/формацию, а блок 10 сравнивает считанную информацию с эталонной. При обнаружении несоответствия блок 10 формирует сигнал ошибки, который блокирует дальнейшую работу счетчика 7. Одновременно сигнал через коммутатор .11 передается в блок управления 1.

Если при проверке блоков ошибки не обнаруживается, то в блок управления

1 через коммутатор 11 передается сигнал окончания проверки (сигнал вторичного переполнения счетчика 7 ).

Редализация блока управления устройства с микропрограммным управлением позволяет уменьшить объем служебной информации за счет гибкости управления и существенно сократить общий объем тестов (в 3-4 раза) и следовательно, объем накопителя тестов.

Введение коммутатора, тригеров и счетчика позволяет осуществить полную проверку НБ апаратурными средствами без увеличения объема тестовых программ за счет наличия аппаратуры (компаратора и схемы сравнения.

1095182

Составитель E. Саркисян

Редактор Т. Колб Техред А.Бабинец

Корректор С. ШекмаР

Заказ 3599/31 Тираж 699

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, И-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4