Множительно-делительное устройство широтно-модулированных сигналов

 

МНОЖИТЕ Л ЫЮ-ДЕЛИ ТЕЛЬНОЕ УСТРОЙСТВО ШИРОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ, содержащее широтно-импульсный модулятор, источник опорного напряжения, выход которого подключен к первым выводам первого и второго элементов с дискретно-управляемой проводимостью, второй вывод второго элемента с дискретно-управляемой проводимостью через третий элемент с дискретно-управляемой проводимостью соединен с шиной нулевого потенциала, второй вывод первого элемента с дискретно-управляетюй проводимостью через четвертьй элемент с дискретно-управляемой проводимостью и .через первый маештабируквдий резистор подключен к ши:не нулевого потенциала, пятый элемент с дискретно-управляемой прово .димостью, второму выводу первого .элемента с дискретно-управляемой проводимостью подключен первый вывод второго масштабирующего резистора , первый и второй запоминающие конденсаторы, первые обкладки которах соединены с шиной нулевого потенциала , выход широтно-импульсного модулятора является выходом устройства и соединен с управляющими входами четвертого и пятого элементов с дискретно-управляемой проводимостью, управляющие входы первого, третьего и второго элементов с дискретноуправляемой проводимостью являются соответственно входами первого и второго сигналов-сомножит.елей и входом сигнала-делителя, отличающееся тем, , с целью повышения быстродействия, в него введены два интегратора, четыре повторителя напряжения,-два фазоинвертора, четыре ключа, формирователь импульса, триггер и четыре дополнительных масштабирующих резистора, причем второй вывод второго элемента с дискретно-управляемой проводимостью соединен с входом первого повторителя напряжения, выход которого подключен к первому выводу первого дополнительного масштабирующего резистора, BTO-I (Л рой вывод которого соединен с первым выводом второго дополнительного масштабирующего резистора и через первый ключ - с входом первого интегратора , выход которого через второй ключ соединен с второй обкладкой перЬого запоминающего конденсатора,второй вывод первого элемента с дискрет (но-управляемой проводимостью подключен к входу второго повторителя ;о сд напряжения, выход которого соединен с первым выводом третьего дополнительного масштабирующего резистора и через первый фазоинверсо тор - с вторым выводом второго дополнительного масштабирующего ре05 зистора, второй вывод третьего дополнительного масштабирующего резистора с;оединен с первыми выводами пятого элемента с дискретно-управляемой проводимостью и четвертого дополнительного масштабирующего резистора, а через третий ключ подключен к входу второго интегратора, выход которого через четвертый ключ подключен к второй обкладке второго запоминающего конденсатора, вторая обкладка первого запоминающего конденсатора через третий повторитель напряжения

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 1(511 0 6 6 7 / 1 6 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

)(21) 3562015/18-24 (22) 02 ° 03 ° 83 (46) 30.05.84. Бюл. У 20 (72) В.Н.Голубев и А.H.Шаров (53) 681.335(088.8) (56) 1. Смолов В.Б..и др. Время-импульсные вычислительные устройства.

Л., Энергия, 1968, с.40-43, рис. 21ã.

2 ° Авторское свидетельство СССР

9 579627, кл. Q 06 G 7/161, 1976 (прототип). (54)(57) ИНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ

УСТРОЙСТВО ШИРОТНО-МОДУЛИРОВАННЫХ

СИГНАЛОВ, содержащее широтно-импульсный модулятор, источник опорного напряжения, выход которого подключен к первым выводам первого и второго элементов с дискретно-управляемой проводимостью, второй вывод второго элемента с дискретно-управляемой проводимостью через третий элемент с дискретно«управляемой проводимостью соединен с шиной нулевого потенциала, второй вывод первого элемента с дискретно-управляемой йроводимостью через четвертый элемент .с дискретно-управляемой проводимостью и .через первый масштабирующий резистор подключен к шй не нулевого потенциала, пятый элемент с дискретно-управляемо@ прово.димостью, второму выводу первого . элемента с дискретно-управляемой проводимостью подключен первый вывод второго масштабирующего резистора, первый и второй запоминающие ../ конденсаторы, первые обкладки которых соединены с шиной нулевого потенциала, выход широтно-импульсного модулятора является выходом устройства и соединен с управляющими входами четвертого и пятого элементов с дискретно-управляемой .проводимостью, управляющие входы первого, третьего и второго элементов с дискретноуправляемой проводимостью являются соответственно входами первого и второго сигналов-сомножителей и входом сигнала-делителя, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия, в него введены два интегратора, четыре повторителя напряжения, два фазоинвертора, четыре ключа, формирователь импульса, триггер и четыре дополнительных масштабирующих резистора, причем второй вывод второго элемента с дискретно-управляемой проводимостью соединен с входом первого повторителя напряжения, выход которого подключен к первому выводу первого дополнительФ ного масштабирующего резистора, второй вывод .которого соединен с первым выводом второго дополнительного масихабирующего ревисхора и через первый ключ — с входом первого интегратора, выход которого через второй Я ключ соединен с второй обкладкой первого запоминающего конденсатора, вто рой вывод первого элемента с дискрет- но-управляемой проводимостью подклю- 1 1 чен к входу второго повторителя напряжения, выход которого соеди- ЯР нен с первым выводом третьего до- (р полнительного масштабирующего резистора и .через первый фазоинвер-. тор — с вторым.выводом второго до- Я ) пояснительного масштабирующего.резистора, второй вывод третьего дополнительного масштабирующего резистора соединен с первыми выводами пятого элемента с дискретно-управляемой проводимостью и четвертого дополнительного масштабирующего резистора, а через третий ключ подключен к входу второго интегратора, выход которого через четвертый ключ подключен к второй обкладке второго запоминающего конденсатора, вторая обкладка первого запоминающего конденсатора через третий повторитель напряжения

1095196 соединена с входом широтно-импульсного модулятора, дополнительный выход которого через формирователь импульса подключен к входу триггера, прямой выход которого соединен с управляющими входами первого и четвертого ключей, а инверсный выход триггера соединен с управляющими входами второго и третьего ключей, вторая обкладка второго запоИзобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.

Известно устройство, предназначен- 5 ное для умножения и деления широтно-модулированных сигналов, содержащее импульсные делители напряжения, масштабный усилитель и сумматор (1) .

Недостаток устройства †. невысокая точнос ть работы.

Наиболее близким к предлагаемому является множительное устройство широтно-модулированных сигналов, содержай(Йе четыре дискретно-управляемые .1, эбводимости, соединенные по мостовой схеме, к первым выходам первой и второй дискретно-управляемой проводимости подключен выход источника опорного напряжения,,второй вывод первой дискретно-управляемой проводимости соединен с шиной нулевого потенциала через первый сглаживающий конденсатор и через цепь, состоящую из параллельно соединенных первого 25 масштабного резистора и последовательно соединенных второго масштабного резистора и ключа, второй вывод второй дискретно-управляемой проводимости соединен с шиной нулевого потенциала через второй сглаживающий конденсатор, а также с первым входом дифференциального усилителя, второй вход которого соединен с вторым выводом первой дискретно-управляемой проводимости, выход дифференциального усилителя через широтно-импульсный модулятор подключен к управляющим входам четвертой дискретно-управляемой проводимости и ключа, управляющие входы первой, вто-40 рой и третьей дискретно-управляемых проводимостей являйтся входами устройства, выходом которого является выход широтно-импульсного модулятора t2). 45

Недостатком известного устройства является низкое быстродействие, свяминающего конденсатора через четвертый повторитель напряжения подключена к вторым выводам пятого элемента с дискретно-управляемой проводимостью, четвертого дополнительного масштабирующего резистора и к входу второго фазоинвертора, выход которого соединен с вторым выводом второго масштабирующего резистора. занное с необходимостью фильтрации сигналов апериодическим звеном первого порядка.

Цель изобретения — повышение быстродействия.

Цель достигается тем, что в известное множительно-делительное устройство широтно-модулированных сигналов, содержащее широтно-импульсный модулятор, источник опорного напряжения, выход которого подключен к первым выводам первого и второго элементов с дискретно-управляемой -проводимостью, второй вывод второго элемента с дискретно-управляемой проводимостью через третий элемент с дискретноуправляемой проводимостью соединен с шиной нулевого потенциала, второй вывод первого элемента с дискретно-управляемой проводимостью через четвертый элемент с дискретно-управляемой проводимостью и первый масштабирующий резистор подключен к шине нулевого потенциала, пятый элемент с дискретно-управляемой проводимостью, второму выводу первого элемента с дискретно-управляемой проводимостью подключен первый вывод второго масштабирующего резистора, .первый и второй запоминающие кон денсаторы, первые обкладки которых соединены с шиной нулевого потенциала, выход широтно-импульсного модулятора является выходом устройства и соединен с управлящими входами четвертого и пятого элементов с дискретно-управляемой проводимостью, управляющие входы первого, третьего и второго элементов с дискретно-управляемой проводимостью являются соответственно входами первого и второго сигналов-сомножителей и входом сигнала-делителя, введены два интегратора, четыре повторителя напряжения, два фазоинвертора, четыре ключа, формирователь импульса, триггер и четыре дополнительных масштабирующих резистора, причем второй вывод второго

1095196 элемента с дискретно-управляемой проводимостью соединен с входом первого повторителя напряжения, выход которого подключен к первому выводу первого дополнительного масштабирующего резистора, второй вывод которого соединен с первым выводом второго дополнительного масштабирующего резистора и через первый ключ—

1 входом первого интегратора, выход которого-через второй ключ соединен с второй обкладкой первого запоминающего конденсатора, второй вывод первого элемента с дискретно-управляемой проводимостью подключен к

10 входу второго повторителя напряжения,15 выход которого соединен с первым выводом третьего дополнительного масштабирующего резистора и через первый фазоинвертор — с вторым выводом второго дополнительного масштабирующего резистора, второй вывод третьего дополнительного масштабирующего резистора соединен с первыми выводами пятого элемента с дискретно-управляемой проводимостью и чет« вертого дополнительного масштабирующего резистора, а через третий ключ подключен к входу в торого интегратора, выход которого через четвертый ключ подключен к второй обкладке второго запоминающего конденсатора, вторая обкладка первого запоминающего конденсатора через третий повторитель напряжения соединена с входом широтно-импульсного модулятора,.дополнительный выход которого через формирователь импульса подключен к входу триггера, прямой выход которого соединен с управляющими входами первого и четвертого ключей, а инверсный выход триггера соединен 40 с управляющими входами второго и третьего ключей, вторая обкладка второго запоминающего конденсатора через четвертый повторитель напряжения подключена к вторым выводам пя- 45 того элемента с дискретно-управляемой проводимостью, четвертого дополнительного масштабирующего резистора и к входу второго фазоинвертора, выход которого соединен с вторым выводом второго масштабирующего резистора.

На чертеже изображена функциональная схема предложенного множительно-делительного устройства широтномодулированных сигналов, где обозначены первый, второй, третий, четвертый и пятый элементы с дискретноуправляемой проводимостью 1, 2, 3, 4 и 5, первый и второй масштабирующие резисторы 6 и 7, широтно-импульсный модулятор 8, первый и второй запоминающие конденсаторы 9 и 10, первый, второй, третий и четвертый повтори55

60 тели напряжения 11, 12, 13 и 14, первый и второй фазоинверторы 15 и lб, б5 первый и второй интеграторы 17 и 18, первый, второй, третий и четвертый ключи 19, 20, 21 и 22, триггер 23, формирователь импульса 24, первый, второй, третий и четвертый дополнительные масштабирующие резисторы 25, 26, 27 и 28, шина нулевого потенциала 29, вход первого сигнала-сомножителя 30, вход сигнала-делителя 31, вход второго сигнала-сомножителя 32, выход 33, Множительно-делительное устройство широтно-модулированных сигналов работает следующим образом.

Преобразование сигналов производится циклически за два периода широтно-импульсного сигнала. В первом периоде производится определение разности .средних значений напряжений, действующих на входах первого и второго повторителей напряжения 11 и

12, которое во втором периоде за= поминается и преобразуется в приращение относительной длительности выходных .импульсов ° Кроме того, в первом периоде производится определение среднего значения напряжения, действующего на выходе второго повторителя Х2, и его функциональное преобразование, которое во втором периоде запоминается.

Первый, второй, третий и четвертый ключи 19, 20, 21 и 22 работают в противофазе по сигналам триггера 23, изменяющего свое состояние каждый период широтно-импульсного

° сигнала от формирователя импульса 24, функциональный состав которого определяется широтно-импульсным модулятором 8. Например, если в широтно-импульсном модуляторе 8 есть сигнал треугольной или пилообразной формы, то формирователь импульсов 24 выполняется в виде компаратора.

На управляющие входы первого, второго и третьего элементов с дискретно-управляемой проводимостью 1, 2 и 3, каждый из которых может быть выполнен в виде последовательно . соединенных ключа и резистора, поступают сигналы с входов 30, 31 и 32.

Выходной сигнал широтно-импульсного модулятора 8 управляет четвертым и ,пятым элементами с дискретно-управ ляемой проводимостью 4 и 5. Средние значения проводимостей пропорциональны относительным длительностям широтно-импульсных сигналов. При этом изменение длительности управляющих широтно-.импульсных сигналов приводит к пропорциональному изменению проводимостей первого, второго и третьего плеч моста, что вызывает изменение средних значений напряжений на вторых выводах первого и второго элементов с дискретно управляемой проводимостью 1 и 2.Эти

1095196

30 где 9, 62, 6 - относительные продолжительности сигналов с входов 30, 31, 32.

Пр .цположим, что в установившемся режиме в первый период широтноимпульсного сигнала первый и четвертый клянчи.19 и 22 замкнуты, а второй .и третий ключи 20 и.21 разомкнуты, тогда напряжение на выходе первого интегратора 17

11 1 ("scp ("scp ():-(!

М %2 С„, 26СЛ о

40

Pe Ug c) среднее значение напряжения на втором выводе первого элемента с дискретно-управляемой проводимостью 1; среднее значение напряжения на втором выводе втОрого элемента с дискретно-управляемой проводимостью 2; выходное напряжение первого интегратора 17 в мо- 55 мент замыкания первого ключа 19;.

Ьс 1

О напряжений соответственно через второй повторитель 12, первый фазоинвертор 15 и второй, дополнительный масштабирующий резистор 26 и первый повторитель 11 и первый масштабирующий резистор 25 поступают через первый ключ 19 на вход первого интегратора 17.

Выходное напряжение первого интегратора 17 через второй ключ 20, первый запоминающий конденсатор 9 и 10 третий повторитель напряжения 13 поступает на вход широтно-импульсного мсдулятора 8, выходной сигнал которого подается на управляющие вхо-. ды четвертого и пятого элементов с 15 управляемой проводимостью 4 и 5, обеспечивая автоматическое сведение его баланса, т.е. выравнивание средних постоянйых составляющих напряжений на вторых выводах перво- 0 го и второго элементов с дискретно-управляемой проводимостью 1 и 2.

При этом на выходе 33 формируется широтно-импульсный сигнал, относительная продолжительность которого рав на

R R — значения сопротивлений

25 26 первого и второго .дополнительных масштабирующнхрезисторов 25 и 26;

С,7 — величина емкости конденсатора первого интеграто тора 17.

Напряжение на выходе второго интегратора 18 постоялно, так как третий ключ 21 разомкнут.

В конце первого интервала выходное напряжение первого интегратора 17 равно

08ср11 Оаср „

0„= + "Фц„

25С1 926 С1У 7о где t — время периода широтно-им1 нульсного сигнала.

По условиям установившегося режима средние значения напряжений по выражению (3) .равны между собой при условии равенстВа знаменателей первых двух членов этого напряжения, поэтому выходные напряжения первого интегратора 17 в конце первого интервала и в момент замыкания первого ключа 19 равны.

Во втором периоде широтно-импульсного сигнала первый и четвертый ключи 19 и 22 разомкнуты, а второй и третий ключи 20.и 21 замкнуты, а значения выходного широтно-импульсного сигнала в первом и втором тактах равны между собой.

Поэтому напряжение на выходе широтно-импульсного модулятора 8 постоянно, т.е. не имеет пульсаций, В переходном процессе предложенное множительно-делительиое устройство широтно-модулированных каналов представляет собой следящую систему, выходное напряжение которой изменяется в зависимости от изменения входных сигналов согласно формуле (1). В зависимости от выбора величины емкостей конденсаторов, входящих в состав первого и второго интеграторов 17 и 18, может бить получен монотонный или колебательный ,переходный процесс с временем дости" жения установившегося процесса при скачкообразном изменении одного из входных сигналов, достигающий несколько периодов широтно-импульсного сигнала.

Таким образом, по сравнению с устройством-прототипом предложенное устройство обладает более высоким быстродействием., 1095196

Составитель 0.0траднов

Редактор В.Ковтун Техред А.Бабинец

КорректорО.Билак.Филиал .ППП .Патент, г.ужгород, ул.Проектная, 4

Заказ.3600/32 . Тираж 699 Поднисное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5