Устройство тактовой синхронизации регенератора ( @ +1)- уровневого цифрового биполярного сигнала

 

УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ РЕГЕНЕРАТОРА

СОЮЗ СОВЕТСКИХ

CNNIINI

РЕСПУБЛИК

SU„„ зов H 04

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР (21) 3517627/18-09 (22) 22.11.82 (46) 23.06.84. Бюл. У 23 (72) В.М. Артеев, Д.С. Саакян и В.И. Щитников (53) 621.394.662.2 (088.8) (56) 1. Патент Японии Р 49-25365, кл. Н 04 В 3/53, 1974.

2. Авторское свидетельство СССР

У 1008920, кл. Н 04 L 7/02, 1982 (прототип) ° (54)(57) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ РЕГЕНЕРАТОРА (2n+1)-УРОВНЕВОГО ЦИФРОВОГО БИПОЛЯРНОГО СИГНАЛА, содержащее последовательно соединенные временной сумматор, фильтр, фазовращатель и формирователь последовательностей тактовых импульсов, а также преобразователь биполярного сигнала в однополярный сигнал и и-1 цепей обработки сигнала, каждая иэ которых состоит из последовательно соединенных блока задержки и элемента запрета, а также порогового ограничителя уровня сигнала снизу и расширителя импульсов, выход которого подсоединен к запрешающему входу элемента запрета, причем вход порогового ограничителя уровня сигнала снизу первой цепи обработки сигнала подключен к выходу преобразователя биполярного сигнала в однополярный сигнал, а два входа преобразователя биполярного сигнала в однополярный сигнал и два выхода формирователя последовательностей тактовых импульсов являются соответственно входами и выходами устройства, о т л ич а ю щ е е с я тем, что, с целью повышения точности синхронизации, введена и-я цепь обработки сигнала, состоящая из последовательно соединенных порогового ограничителя уров, ня сигнала снизу и блока задержки, а в каждую иэ и-1 цепей обработки сигнала введен пороговый ограничитель уровня. сигнала сверху, при этом в каждой иэ и-1 цепей обработки сигнала выход порогового ограничителя уровня сигнала сверху подсоединен к входу расширителя импульсов, а выход порогового ограничителя уровня сигнала снизу подсоединен к входу блока задержки, причем входы пороговых ограничителей уровня сигнала сверху каждой из и-1 цепей обработки сигнала подключены к выходам пороговых ограничителей уровня сигнала снизу соответ: ствующих цепей обработки сигнала, входы пороговых ограничителей уровня сигнала снизу соответствующих цепей обработки сигнала подключены к выходу преобразователя биполярного сигнала в однополярный, а выходы элементов запрета каждой из и цепей обработки сигнала подсоединены к и входам временного сумматора.

1 10

Изобретение относится к электросвязи и может быть использовано в регенераторах (2n+1)-уровневого цифрового биполярного сигнала для синхронизации тактовых импульсов.

Известно устройство тактовой синхронизации регенератора многоуровневого цифрового биполярного сигнала, содержащее последовательно соединенные пороговый ограничитель уровня сигнала снизу, дифференцирующий блок. двухполупериодный выпрямитель, блок задержки, временной сумматор и фильтр,.последовательно соединенные пороговый ограничитель уровня сигнала сверху, дополнительный дифференцирующий блок и дополнительный двухполупериодный выпрямитель, при этом выход дополнительного двухполупериодного выпрямителя подсоединен к другому входу временного сумматора (1 7.

Недостатком устройства тактовой синхронизации регенератора многоуровневого цифрового биполярного сигнала является низкая точность синхронизации.

Наиболее близким техническим решением к изобретению является устройство тактовой синхронизации регенератора (2n+I)-уровневого цифрового биполярного сигнала, содержащее последовательно соединенные временной сумматор, фильтр, фаэовращатель и формирователь последовательностей тактовых импульсов, а также преобразователь биполярного сигнала в однополярный сигнал и и-1 цепей обработки сигнала, каждая из которых состоит из последовательно соединенных блока задержки и элемента запрета, а также порогового ограничителя уровня сигнала снизу и расширителя импульсов, выход которого подсоединен к запрещающему входу элемента запрета, причем вход порогового ограничителя уровня сигнала снизу первой цепи обработки сигнала подключен к выходу преобразователя биполяр ного сигнала в однополярный сигнал, а два входа преобразователя биполярного сигнала в однополярный сигнал и два выхода формирователя последовательностей тактовых импульсов являются соответственно входами и выходами устройства, а выход преобразователя биполярного сигнала в однополярный сигнал подсоединен к входу элемента задержки первой цепи обра99401 2 оотки сигнала, в первой цепи о6работки сигнала выход порогового ограничителя уровня сигнала подсоединен к объединенным входам расширителя импульсов и дополнительного блока задержки, выход которого подсоединен к входу временного сумматора, другой вход которого подключен к выходу элемента запрета, 1О при этом во второй и каждой последующей цепи обработки сигнала вход блока задержки объединен с входом порогового ограничителя уровня сигнала снизу, выход которого подсоединен к объединенным входам расширителя импульсов и дополнительного блока задержки, выход которого подсоединен к входу временного сумматора, другой вход которого подключен к выходу элемента запрета,выходы временных сумматоров с первой по и-2-й цепей обработки сигнала подсоединены к объединенным входам пороговых ограничителей уровня сигнала снизу и блоков задержки соответствующих цепей обработки сигнала (2

Недостатком известного устройства тактовой синхронизации регенератора (2п+1)-уровневого цифрового биполярного сигнала является низкая точность синхронизации.

Цель изобретения — повышение точности синхронизации.

Поставленная цель достигается

35 тем, что в устройство тактовой синхронизации регенератора (2п+1)-уровневого цифрового биполярного сигнала,содержащее последовательно соединенные временной сумматор, фильтр, фазовращатель и форМирователь после" довательностей тактовых импульсов,а также преобразователь биполярного сигнала в однополярный сигнал и и-1

4 цепей обработки сигнала, каждая из которых состоит из последовательно соединенных блока задержки и элемента запрета, а также порогового ограничителя уровня сигнала снизу

50 и расширителя импульсов, выход которого подсоединен с запреаающему входу элемента запрета, причем вход порогового ограничителя уровня сигнала снизу первой цепи обработки сигнала подключен к выходу преобразователя биполярного сигнала в однополярный сигнал, а два входа преобразователя биполярного сигнала в однополярный сигнал и два выхода

1099

3 формирователя последовательностей тактовых импульсов являются соответственно входами и выходами устройства, введена и-я цепь обработки сигнала, состоящая из последовательно соединенных порогового ограничителя уровня сигнала снизу и блока задержки, а в каждую из п-1 цепей обработки сигнала введен пороговый ограничитель уровня сигнала сверху,при этом

t0 в каждом из и-1 цепей обработки сигнала выход порогового ограничителя уровня сигнала сверху подсоединен к входу расширителя импульсов, а выход порогового ограничителя уровня сигнала снизу !

5 подсоединен к входу блока задержки, причем входы пороговых ограничителей уровня сигнала сверху каждой иэ и-1 цепей обработки сигнала попключены к выходам пороговых ограничителей уровня сигнала снизу соответствующих цепей

20 обработки сигнала, входы пороговых ограничителей уровня сигнала снизу соответствующих цепей обработки сигнала подключены к выходу преобразо25 вателя биполярного сигнала в однополярный,а выходы элементов запрета каждой из и-цепей обработки сигнала подсоединены к п входам временного сумматора.

На чертеже представлена структурная электрическая схема устройства тактовой синхронизации регенератора (2п+1)-уровневого цифрового биполяр ного сигнала.

Устройство тактовой синхрониза- 35 ции регенератора (2п+1)-уровневого цифрового биполярного сигнала содержит преобразователь 1 биполярного сигнала в однополярный сигнал, пороговые ограничители 2-5 уровня сигнала4О снизу, блоки 6-9 задержки, пороговые ограничители 10-12 уровня сигнала сверху, расширители 13-15 импульсов, элементы 16-18 запрета, временной сумматор 19, фильтр 20, фазовраща- 4> тель 21 и формирователь 22 последовательностей тактовых импульсов.

Устройство тактовой синхронизации регенератора (2n+1)-уровневого цифрового биполярного сигнала рабо- 50 тает следующим образом.

Входной и-уровневый цифровой биполярный сигнал в прямом и инверсном виде поступает на входы преобразователя 1. 55

На выходе преобразователя 1 образуется последовательность однополярных импульсов разного

401 4 уровня (выпрямленный многоуровневый цифровой сигнал), амплитуда каждого из которых соответствует одному из и уровней х = 1,2,3,...n-1, и, используемых в данном цифровом сигнале. Выпрямленный многоуровневый цифровой- сигнал подается на входы пороговых ограничителей 2-5,пороги срабатывания которых установлены такими, чтобы выделенные вершины импульсных посылок разных уровней были равны между собой и составляли одну и ту же долю амплитуды посылок минимального (единичного) уровня. В предложенном устройстве тактовой синхронизации регенератора (2n+1)-уровневого цифрового биполярного сигнала выделенные вершины посылок различных уровней составляют

0,3 от амплитуды посылки единичного уровня, а пороги пороговых ограничителей 3-5, установлены согласно выражению Р „ = х-0,3, т.е. 0,7, 1,7, 2,7,...,n-i,3, п-0,3 соответственно. Поясним работу устройства тактовой синхронизации регенератора (2n+1)-уровневого цифрового биполярного сигнала на примерах поступления посылок максимального (и-го) минимального (едикичного, 1-ro) уровня и одного иэ средних, например (n-1)-ro уровня. При появлении во входном сигнале импульсной посыпки максимального уровня п срабатывают все пороговые ограничители 2-5, формируя на выходах импульсы с амплитудой п-0,7, п-1,7, п-2,7,..., 1,3, 0,3 соответственно. Импульс с амплитудой 0,3, соответствующий в данном случае вершине входной посылки максимального уровня и, с выхода порогового ограничителя 5 через блок 9 задержки и временной сумматор 19 поступает на вход фильтра 20. Кроме того, импульсы указанных амплитуд с выходов пороговых ограничителей 3-5 поступают через соответствующие пороговые ограничители 10-12 и расширители импульсов 13-15, на запрещающие входы элементов 16-18 запрета. При этом импульсы с амплитудой более 0,3, поступающие с пороговых ограничителей 10-12 на информационные входы элементов 16-18 запрета не проходят на входы временного сумматора 19 и далее на вход фильтра 20.

Уровни ограничения для пороговых ограничителей 10-12, предназначен1099401

d ных для нормализации режима работы расширителей 13-15 импульсов, установлены одинаковыми (0,25),менее амплитуды выделенных вершин импульсных посылок многоуровневого 5 цифрового сигнала, Когда сигнал на выходе преобразователя 1 представляет собой импульсную посылку (n-I)-ro уровня, срабатывают пороговые ограничители 0

2"4 и не срабатывает пороговый огра- ничитель 5, отсутствие выходного сигнала с которого разрешает прохождение импульсов с амплитудой 0.3, представляющих в этом случае верши- 15 ны посылок (n-1)-ro уровня, через элемент 18 запрета и временной сумматор 19 на вход фильтра 20. Запрет поступления выходных сигналов поро- говых ограничителей 2 и 3 с ампли- 20 тудой более 0,3 на вход фильтра 20 осуществляется аналогично описанно.му вьппе случаю обработки посылок максимального (n-ro) уровня, посред..ством элементов 16 и 17 запрета. 25

Когда в выходном сигнале преобразователя 1 появляется импульсная посылка минимального (1-ro единичного) уровня, срабатывает только пороговый ограничитель 2, обеспе- З0 чивая прохождение импульсов амплитуды 0,3, представляющих собой при этом вершины посылок минимального (1-го) уровня, через элемент 16 запрета и временной сумматор 19 на вход фильтра 20. При этом на выходах элементов 16-18 запрета и элемента 9 задержки образуются последовательности импульсов с амплитудой

0,3,представляющих собой соответственно выделенные вершины импульсных посылок 1-ro 2-ro З-го,... (п-1)-ro и n -го уровня многоуровневого цифрового сигнала, а с выхода временного сумматора 19 на вход фильтра 20 подается суммарная последовательность импульсов равной амплитуды (0,3) и длительности,фазовые положения которых совпадают с вершинами импульсных посылок каждого из возможных уровней в информационном сигнале. Дальнейшая обработка, обеспечивающая формирование последовательности тактовых импульсов, производится посредством соединенных последовательно фильтра 20, фазовращателя 21 и формирователя 22.

Таким образом, в предлагаемом устройстве тактовой синхронизации регенератора (2п+1)-уровневого циф рового биполярного сигнала за счет уменьшения числа блоков задержки в тракте передачи входного сигнала (по сравнению с известным) повьппается фазовая стабильность выделения вершин посылок многоуровневого сигнала, что повьшиет фазовую стабильность выделяемых тактовых импульсов, а следовательно,,обеспечивает повьппение точности синхронизации.

1099401

Составитель В. Орлов

Техред О.Неце Корректор Г.Огар

Редактор А. Шандор

Тираж 635 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4399/44

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4