Аналого-цифровой преобразователь

 

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ , по авт. св. № 911722, о т,л йчающ, ийся тем, что. с целью расширения функциональных возможностей, в него введены счетчик , постоянное запоминающее устрой , ство, блок индикации и элемент И, первый вход которого соединен с дополнительным выходом блока определения знака разности временных интервалов , а второй вход - с первым дополнительным выходом блока управления второй дополнительный выход которого соединен с первым входом счетчика, второй вход которого соединен с выходом элемента И, а выходы - с входами постоянного запоминающего устройства, выходы которого соединены с входами блока индикации. .« (Л с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) .

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТ

К ABTOPCHONY СВИДЕТЕЛЬСТВУ (61) 911722 (21) 3580861/18-21 (22) 12.04.83 (46) 07.07.84. Бюл. и 25 (72) В.Л.Котляров, Клаус Циммерман (ГДР) и Б.И.Швецкий (71) Львовский ордена Ленина политехнический институт им. Ленинского комсомола (53) 681. 325 (088.8) (56) 1. Авторское свидетельство СССР

Р 911722, кл. Н 03 K 13/20, 1979. (54) (57) 1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБ—

РАЗОВАТЕЛЬ, по авт. св. М - 911722, о т,л и ч а ю шийся тем, что, с целью расширения функциональных возможностей, в него введены счетчик, постоянное запоминающее устрой, ство, блок индикации и элемент И, первый вход которого соединен с до полнительным выходом блока определения знака разности временных иктерЪ валов, а второй вход — с первым дополнительным выходом блока управления, второй дополнительный выход которого соединен с первым входом счетчика, второй вход которого соединен с выходом элемента И, а выходы — с входами постоянного запоминающего устройства, выходы которого соединены с входами блока индикации. е

2, Преобразователь по .п. 1, о т л и ч а ю шийся тем, что блок определения знака разности временных интервалов содержит первый и второй элементы И, генератор тактовой частоты, реверсивный счетчик, первый и второй триггеры, при этом первый вход первого триггера соединен с вторым входом блока, прямой и инверсный выходы — соответственно с первыми входами элементов И, вторые входы которых соединены с выходом генератора тактовой частоты и дополни— тельным выходом блока, а выходы— соответственно с первым и вторым входами реверсивного счетчика, первый выход которого соединен с входом установки в "1" второго триггера, инверсный выход которого соединен с выходом блока, при этом первый вход блока соединен с третьим входом реверсивного счетчика и тактирую™ щими входами триггеров, управляющие входы которых соединены с общей шиной блока.

3. Преобразователь по п. 1, о т л и ч а ю шийся тем, что блок управления содержит счетчик циклов, дешифратор, инвертор рп логических

2036 блоков и элемент И, причем первый и второй входы блока управления соединены соответственно с.первым входом счетчика циклов и первым входом элемента И, второй вход которого соединен с выходом инвертора, а выход через счетчик циклов соединен с входами дешифратора, первый выход которого соединен с первыми входами логических блоков, второй выход — с вторыми входами всех логических блоков, кроме первого логического блока, второй вход которого соединен с общей шиной блока, при этом третий вход блока соединен с третьими входами всех логических блоков, четвертый вход каждого предыдущего логического блока соединен с пятым входом последующегологического блока и соответствующими выходами дешифратора,начиная с третьего выхода,. (И+3)-й выход которого соединен с входом инвертора, причем пятый вход первого логического блока соединен с общей шиной блока управления, а четвертый и пятый входы и -го логического блока соединены с первым и вторым дополнительными выходами блока, выходы которого соединены с выходами логических блоков.

Изобретение относится к автоматике, телемеханике, электронной изме рительной и вычислительной технике и может быть использовано в информационно-измерительных системах при опросе датчиков, выходной сигнал которых представляет собой экспоненциально растущее напряжение с большими значением постоянной времени.

По основному авт. св. N - 911722

1О известен аналого-цифровой преобразователь, содержащий усилитель входного сигнала, выход которого соединен с первым входом первого запоминающего устройства, второй вход которого оединен с выходом усилителя импуль=а запуска, а выход — с первым входом первого нуль-органа, блок управления выходы которого соединены с входами регистра, выходы которого соединены 20 с входами цифроаналогового преобразователя, второе и третье запоминаю2 щее устройство, два элемента задерж-. ки, второй и третий нуль-органы, интегрирующую RC öåïü, ключ, триггер и блок определения знака разности временных интервалов, причем первые входы второго и третьего запоминающих устройств соединены с выходом усилителя входного сигнала, второй вход второго запоминающего устройства соединен с выходом первого элемента задержки и входом второго элемента задержки, второй вход третьего запоминающего устройства соединен с выходом второго элемента задержки и первым входом блока управления, выходы второго и третьего запоминающих устройств соединены с первыми входами второго и третьего нуль-органа соответственно, вторые входы которнх соединены со вторым входом первого. нуль-органа, выходом интегрирующей RC-цепи и выходом клю02036 4

1О

20

40

50

55 з 11 ча, первый вход которого соединен с общей шиной, а второй вход — с вторым входом блока управления, первым входом блока определения знака разности временных интервалов и выходом триггера, первый вход которого сое5 динен с выходом первого нуль-органа, второй вход — с выходом третьего нуль-органа, причем выход второго нуль-органа соединен со вторым входом блока определения знака разности временных интервалов, выход которого соединен с третьим входом блока управления, вход первого элемента задержки соединен с выходом усилителя импульса запуска, а вход .интегрирующей RC-цепи соединен с выходом цифроаналогового преобразователя 1 3.

Недостаток аналого-цифрового преобразователя заключается в отсутствии возможности непосредственного определения постоянной времени переходного процесса, например постоянной времени термодатчика, необходимость которого возникает при автоматической сортировке термодатчиков на заводах-изготовителях за возможно к ор откий пр омежут ок вр емени .

Целью изобретения является расширение функциональных возможностей за счет непосредственного определения постоянной времени переходного процесса за короткий промежуток времени.

Цель достигается тем, что в аналого-цифровой преобразователь введены счетчик, постоянное запоминающее устройство, блок индикации и элемент И, первый вход которого соединен с дополнительным выходом блока определения знака разности временных интервалов, а второй вход — с первым дополнительйым выходом ".:ëîêà управления, второй дополнительный выход которого соединен с первым входом счетчика, второй вход которого соединен с выходом элемента И, а выходы — с входами постоянного запоминающего устройства, выходы которого соединены с входами блока индикации.

Причем блок определения знака разности временных интервалов содержит первый и второй элементы И, гене . ратор тактовой частоты, реверсивный счетчик, первый и второй триггеры, первый вход первого. триггера соединен со вторым входом блока, прямой и инверсный выходы — соответственно с первыми входами элементов И, вторые входы которых соединены с выходом генератора тактовой частоты и дополнительным выходом блока, а выходы— соответственно с первым и вторым входами реверсивного счетчика, первый выход которого соединен со входом "Установки в "1" второго триггера инверсный выход которого соединен с выходом блока, при этом первый вход блока соединен с третьим входом реверсивного счетчика и тактирую-. щими входами триггеров, управляющие входы которых соединены с общей шиной блока.

При этом блок управления содержит счетчик циклов, дешифратор, инвертор, о логических блоков и элемент

И, причем первый и второй входы блока управления соединены соответственно с первым входом счетчика циклов и первым входом элемента И, второй вход которого соединен с выходом инвертора, а выход через счетчик циклов соединен с входами дешифратора, первый выход которого соединен с первыми входами логических блоков, второй выход — со вторыми входами всех логических блоков, кроме перaoro логического блока, второй вход которого соединен с. общей шиной бло— ка, при . э т ом тр етий вход блока с оединен с третьими входами всех логических блоков, четвертый вход каждого предыдущего логического блока соединен с пятым входом последующего логического блока и соответствующими

h выходами дешифратора, начиная с третьего выхода, и+3 выход кото" рого соединен с входом инвертора, причем пятый вход первого логического блока соединен с общей шиной блока, а четвертый и пятый входы h-го логического блока соединены с первым и вторым дополнительными выходами блока, выходы которого соединены с выходами логических блоков.

На фиг. 1 приведена структурная электрическая схема преобразователя, на фиг. 2 — то же, блока определения,.знака разности временных интервалов, на фиг. 3 — то же, блока управления, на фиг. 4 — временные диаграммы, поясняющие принцип работы преобразователя.

Аналого-цифровой преобразователь содержит усилитель 1 входного сигнала, запоминающие устройства 2-4, нуль органы 5 - 7, интегрирующую RC-rrenb ницу триггера 33, прямой и инверсный выходы которого через элементы И

35 и 36, к вторым входам которых подключен выход генератора 34 тактовой частоты, подключены к входам обратно го и прямого счетов реверсивного счетчика 37, выход отрицатеньного переноса которого соединен с входом установки в единицу триггера 38, инверсный выход которого является выходом 24 блока 17, выход генератора 34 является его выходом 25, а вход 23 блока подключен к тактирующим входам триггеров 33 и 38 и входу устанонки в нуль реверсивного счетчика 37.

Блок 13 содержит элемент И 39, счет чик 40 циклов, дешифратор 41, инвертор 42, и логических блоков

43-1 — 43-п, вход 27 блока 13 подключен .к входу установки в нуль счетчика 40 циклов, вход 26 через элемент 39 соединен с его счетным входом, а своими выходами счетчик

40 циклов подключен к входам дешиф- ратора 4 1, последний выход которого через инвертор 42 соединен со вторым входом-элемента И 39, вход 28 и выходы дешифратора 41 подключены к вховыходы которых являются выходами

29, 30, выход дешифратора 41 является выходом 31, à и-ый выход дешифратора 41 выходом 32 блока 13.

Преобразователь работает следующим образом.

На erо вход подается экспоненциально растущее напряжение U>„ =

= U (1-å 7 .1),которое после усиления усилителем 1 поступает на входы запоминающих устройств 2-4. Работа преобразователя начинается после подачи импульса запуска, усиленного усилителем 10. В момент времени Т соответствующий подаче импульса за-, пуска, входное напряжение запоминается в запоминающем устройстве 2 (U, фиг. 4). В момент времени и (У при котором импульс: запуска появ45 ляется на вь1ходе элемента 11 задержки, входное напряжение запоминается в запоминающем устройстве 3 (U2), а в момент времени t5; при котором импульс запуска появляется на выходе элемента 12 задержки, входное напряжение запоминается в запоминающем устройстве 4 (U ). Импульсом на выходе

3 элемента 12 задержки, действуя на вход 27 блока 13, устанавливается

Блок 17 содержит триггер 33, генератор 34 тактовой частоты, эле55 менты И 35 и 36, реверсивный счетчик 37 и триггер 38, вход 22 блока

17 соединен с входом установки в еди5 1102036 Ь

8, ключ 9, усилитель 10 импульса запуска, элементы 11 и 12 задержки, блок 13 управления, регистр 14, цифро аналоговый преобразователь (ЦАП) 15, триггер 16, блок 17 определения знака разности временных интервалов,элемент И 18, счетчик 19, постоянное запоминающее устройство 20, блок 21 индикации, блок 17 имеет входы 22 и 23, выходы 24 и 25. Блок 13 имеет входы 26-28 и выходы 29-32.

Входом АЦП является вход усилителя 1, подключенного своим выходом к входам запоминающих устройств 2-4, выходы которых соединены с входами нуль-органов 5-7, к вторым входам которых подключен выход интегрирующей RC-цепи 8, который через ключ 9 соединен также с общей шиной, а вход интегрирующей RC-цепи 8 подключен к выходу цифроаналогового преобразователя 15. Вход импульса запуска через усилитель 10 импульса запуска подключен к управляющему входу запо.минающего устройства 2 и через элемент 11 задержки к управляющему входу запоминающего устройства 3, а через элементы 11 и 12 задержки к управляющему входу запоминающего устройства 4 и ко входу 27 блока 13 управ- дам логических блоков 43-1 — 43-п, 30 ления, выходы нуль-органов 5 и 7 подключены к входам триггера16, выход которого соединен с управляющим входом ключа 9, входом 26 блока 13 уп равления и входом 23 блока 17, на

35 вход 22 которого подключен выход нуль-органа б, а выход 24 соединен с входом 28 блока 13 управления, выходы 29 и 30 которого соединены с входами регистра 14 выходы котоУ

40 рого соединены со входами цифроаналогового преобразователя 15, выход 31 блока 13 управления и выход

25 блока 17 подключены к входам элемента И 18, выход которого соединен с счетным входом счетчика 19, на вход установки в нуль которого под.ключен выход 32 блока 13. Постоянное запоминающее устройство 20, подключенное своими адресными входами к

50 выходам счетчика 19, своими выходными информационными шинами соединено с входами блока 21 индикации. находится в состоянии логического нуля, на счетный вход счетчика 19 не поступает. При равенстве значения напряжения на конденсаторе RC-цепи 8 и значения напряжения на выходе запоминающего устройства срабатывает нуль-орган 6, выходной сигнал которого воздействием на вход 22 блока 17 устанавливает триггер 33. в состояние единицы, в результате чего прекращается подача импульсов генератора 34 через элемент И 36 на вход прямого счета реверсивного счетчика 37, через элемент И 35 импульсы генератора 34 поступают на вход обратного счета реверсивного счетчика 37. После заряда конденсатора RC-цепи 8 до уровня срабатывания нуль-органа 7 (момент t ) его выходным сигналом триггер 16 устанавливается в состояние единицы, под воздействием которой замыкается ключ 9 и начинается разряд конденсатора RC-цепи 8 через вход 26 блока 13 и элемент 39, на втором входе которого имеется потенциал логической единицы. На счетный вход счетчика 40 циклов поступает один импульс, под воздействием которого на третьем выходе дешифратора 41 устанавливается потенциал логической . .единицы, в результате действия которой на первый и второй лагические блоки 43-1, 43-2 на выходе 30 первого логического блока 43-1 сохраняется потенциал логического нуля, так как в данный момент времени на входе 28 блока 1.3, соединенном с первыми входами логических блоков

43-1 — 43-п имеется потенциал логического нуля, свидетельствующий о тому что tS tr ) t5 t4 а на выхо де второго логйческого блока 43-2 (выход 29) появляется потенциал лог гическок единицы, устанавливающий разряд регистра 14 с весом 2 " 1 в состояние единицы. В итоге на выходе

ЦАП 15 установится напряжени.е, рав. ное 3/4 U Поступлением выходного

7 ., 11020 счетчик 40 циклов в нуль, в резуль- тате чего на первом выходе дешифратора 4 1 устанавливается потенциал логической единицы, поступающий на первый вход всех логических блоков

43-1 — 43-п в результате чего все

5 выходы 29 блока 13 принимают уровень логической единицы устанавливающие все разряды регистра 14 в единицу, что соответствует максимальному значению напряжения на выходе ЦАП 15 (3,„) . Начинается экспоненциальный рост напряжения на конденсаторе интегрирующей RC-цейи 8 от произвольного уровня с максимальной скоростью до достижения этим напряжением уровня напряжения U, поступающего из запоминающего устройства 4 на второй вход нуль-органа. 7, под воздействием выходного сигнала которого триггер 16

20 устанавливается в состояние единицы, замыкает ключ 9, через вход 26 блока

13 и элемент И 39, на втором входе которого имеется потенциал логической единицы, на счетный вход счетчика 40 циклов поступает один имйульс, под воздействием которого на втором выходе дешифратора 41 устанавливается уровень логической единицы (а все остальные выходы дешифратора

41 находятся в состоянии логичес30 кого нуля), в результате чего выходы

30 блока 13 принимают уровень логической единицы, устанавливающие все кроме старшего разряда регистра 14 в состояние нуль, что cooTBQTcTByет напряжению 1/2 Б на выходе

ЦАП 15. Под воздействием сигнала выхода триггера 16 на вход 23 блока

17 триггер 33 и реверсивный счетчик

37 устанавливаются в нуль,на вход прямого счета реверсивного счетчика

37 через элемент И 36, к второму входу которого подключен инверсный выход триггера 33, поступают импульсы генератора 34 тактовой частоты, 45 . а счет реверсивного счетчика 37 возможен только после снятия сигнала, устанавливающего его в нуль. На выходе 24 блока 17 устанавливается потенциал логической единицы. Разряд 0 конденсатора RC-цепи 8 продолжается. до достижения им уровня напряжения

U„, поступающего из запоминающего устройства 2 на вход нуль-органа 5 (момент С4), по выходному сигналу. 55 которого триггер 16 возвращается .в состояние нуля, ключ 9 размыкается и триггер 38 блока 17 устанав36 8 ливается в нуль. Конденсатор RC-цепи начинает заряжаться по экспоненте, устанбвившимся значением которой лвляется выходное напряжение ЦАП 15, равное в данный момент 1/2 П„ . Импульсная последовательность генератора 34 тактовой частоты, поступающая через выход 25 блока 17 на вход эле- . мента И .18 ввиду того, что, в данный момент времени выход 31 блока 13 писать (4) Ео Uõ

9 . 11020 импульса триггера Ib на вход 23 блока

17 триггер ЗЗ и реверсивный счетчик

37 устанавливаются в нуль, а задним его фронтом, появляющимся после срабатывания нуль-органа 5 выходной

У

5 сигнал которого переводит триггер 16

;в состояние нуля, разряд конденсатора RC-цепи 8 заканчивается, ключ

9 размыкается и начинается заряд конденсатора RC-цепи по экспоненте, установившееся значение которой рав. но 3/4 U триггер 38 устанавливается в нуль. Начинается следующий цикл преобразования. Причем в конце каждого цикла преобразования на основе выходного сигнала блока 17 (выход 24) блоком 13 вырабатываетея сигнал установки в нуль К-ого разря(. ( да регистра 14, если СК- К („В противном случае К-ый разряд оста- 20 нется в состоянии единицы. Следующий по порядку уменьшения веса разряда регистра 14 устанавливается в единицу, ("пробное включение" разряда) под воздействием потенциала логической единицы соответствующего выхода 29 блока 13.

Работа АЦП продолжается до тех пор, пока не установлен самый младший разряд регистра 14, а выходное

30 напряжение ЦАП 15 в этот момент времени отличается от выходного напряжения U не больше, чем на эквих валент напряжения младшего разряда

ЦАП 15.

Это происходит задолго до дости-.

35 жения входным напряжением Уя„своего установившегося значения U>, После окончания n -ro цикла выходным импульсом триггера 16 счетчик

40 циклов устанавливается в состояние n + 1, на выходе 31 блока 13 появляется потенциал логической единицы и импульсная последовательность с выхода 25 блока 17 через элемент И

18 поступает на счетный вход счетчика 19, который под воздействием выхода 32 блока 13 на п-ном цикле преобразования был устанСвлен в нуль.

Содержимое счетчика 19 возрастает до момента срабатывания нуль-органа

7 и, в дальнейшем не и зменится, что достигается действием выхода инвертора 42, подключенного своим входом к последнему выходу дешифратора 41, на второй вход элемента И 39 блока 13.

13 55

Содержимое счетчика 19 обратно пропорционально искомому значению постоянной времени входного экспоЗб 10 ненциально возрастающего напряжения U Выходные сигналы счетчика 19 поступают на адресные входы постоянного запоминающего устройства 20, на выходных информационных шинах которого устанавливается код обратной величины по отношению к той величине, код которой подан на его адресные входы. Блок 21 индикации, на входы которого поступают выходные сигналы постоянного запоминающего устройства 20, индицирует значение постоянной времени.

Из описанного принципа работы

АЦП и приведенной временной диаграммы видно, что для входного напряжения экспоненциальной формы можно загде U U — текущие значения экспо2 ненциального напряжения подаваемого на вход АЦП в моменты времени и t зафиксированные в запоминающих устройствах 2 и 3;

0 - значение напряжения, к х которому стремится экспоненциально возрастающее напряжение;

Т вЂ” время задержки элементов 11 и 12 задержки; — исходное значение пос— х тоянной времени экспоненты, подаваемой на вход АЦП .

С другой стороны, для выработанного на выходе ЦАП 15 напряжения Е(,, подаваемого на интегрирующую RC-цепь, 8, можно записать к к-(U -П = (E — U )(1-е эт ), (2)

2 1 0 где ь = R С вЂ” постоянная времени инат тегрирующей RC-цепи 8 (Сэт а(Ф ) 9 (t - ) — время между срабатыва— (с К" 1 нием нуль-органов 5 и 6 на К-ом цикле АЦП.

Равенство временных интервалов

t(— t = t — t (3)

К К1 к К которое с минимальным расхождением соблюдается после п-го цикла преобразования, означает, что

11 . 110?О о 12

С учетом уравнения (4) при К=п кода (адрес) в выходной код (инфорпреобразованием формул (1) и (2) мация ), получим выражение Технико-.экономический эффект эаТ ключается в том, что благодаря уско/V р.г

"Х "эт

Ф -t 5 ренному определению установившегося ;. n n-a значения экспотенциально возрастаюСодержимое счетчика 19 в конце щего напряжения задолго до оконча(и +1)-го такта преобразования (мо- ния переходного процесса, решенному мент времени t ) прямопропорцио- в АЦП 1), введением дополнительного нально интервалу времени (t„ „- t„), fp цикла преобразования, элемента И 18, вдвое большему интервала времени счетчика 19, постоянного запоминающе(Г, — г.„ „), чем увеличивается точ- го устройства 20 и блока 21 индиканость ойределения длительности инции непосредственно может быть опретервала времени счетчика 19. Посто- делено значение постоянной времени янное запоминающее устройство 20 15 входного экспоненциального возрастаю—

- осуществляет преобразование входного щего напряжения.

77

Фиг, 2

1102036

1102036

Составитель А.Титов

Редактор Н.Джуган Техред О.Неце, Корректор Г.Решетник

Заказ 4782/43 Тираж 862 Подписное. ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, R-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

4- a s << 4