Устройство микропрограммного управления

 

УСТРОЙСТВО МИКРОПРОГРАШНОГО УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, информационньй выход которого соединен с входом первого регистра микроопераций, дешифратор, вход которого соединен с выходом поля управления блока памяти микрокоманд , триггер, выход которого соединен с первым входом блока формирования адреса, выход которого соединен с адресньм входом блока памяти микрокоманд , отличающееся тем, что, с целью сокращения оборудования , оно содержит группу из п-1 регистров микроопераций (п - число микроопераций, сформированных по функциональному признаку) , причем вьпсод признака режима блока памяти микрокоманд соединен с информационным входом триггера, -и выход дешифратора соединен с управляющим входом 1-го регистра группы (), инфор- В мационный вход .которого соединен (П с информационным выходом блока памяти микрокоманд и с вторым входом блока формирования адреса, выходы регистров микроопераций группы подключер ны к выходу устройства.

COOS СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

0% (И) Зад) С 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО 4ЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3483447/18-24 (22) 17.08.82 (46) 15.07.84. Вюл. 9 26 (72) А.В.Гринштейн (7 1) Всесоюзный ордена Трудового

Красного Знамени научно-исследовательский, проектно-конструкторский и технологический институт релестроения (53) 681.325(088.8) (56) 1. Хассон С. Микропрограммное управление. M., "Мир", 1973.

2. Авторское свидетельство СССР

Р 693375, кл. G 06 F 9/22, 1972 (прототип). (54) (57) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, информационньп4 выход которого соединен с входом первого регистра микроопераций, дешифратор, вход которого соединен с выходом поля управления блока памяти микрокоманд, триггер, выход которого соединен с первым входом блока формирования адреса, выход которого соединен с адресным входом блока памяти микрокоманд, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования, оно содержит группу из п-1 регистров микроопераций (n — число микроопераций, сформированных по функциональному признаку), причем вьгход признака режима блока памяти микрокоманд соединен с информационным входом триггера, < -й выход дешифратора соединен с управляющим входом

1-го регистра группы (=1-n) инфор- Я мационный вход которого соединен с информационным выходом блока памяти микрокоманд и с вторым входом бло- е ка формирований адреса, выходы регистров мпкроопераций группы подключе- д ны к выходу устройства.

1 11032

Изобретение относится к автоматике и вычислительной технике и может быть применено при построении ЦВМ среднего быстродействия..

Известно устройство микропрограммного управления, содержащие регистр адреса, блок памяти микрокоманд и регистр микрокоманд (1) .

Недостатком устройства является его сложность. 10

Наиболее близким к изобретению является микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микрокоманд, дешифратор, триггер, блок формирования адреса микрокоманд., узел выбора операций и узел выбора адреса. В устройстве за счет совмещения в одной ячейке памяти блока памяти микрокоманд с непересекающимися операционными полями достигается сокращение объема блока памяти микрокоманд P) .

Недостаток указанного устройства— усложнение схемы за счет аппаратуры, обеспечивающей сокращение объема блока памяти микрокоманд и затруднение процесса микропрограммирования в связи с "разбросанностью" отдельных микрокоманд микропрограммы по ячейкам памяти со значительно отличающимися адресами. Кроме того, не" смотря на то, что объем блока памяти микрокоманд сокращен, он содержит избыточную информацию. Действительно, следующие одна за другой в какой-либо микропрограмме микрокоманды отличаются только некоторыми частями и, таким образом, хранение совпадающих частей приводит к низкому КПД использования объема блока памяти микро40 команд.

Цель изобретения — сокращение оборудования.

Указанная цель достигается тем, что в устройство, содержащее блок 45 памяти микрокоманд, информационный выход которого соединен с входом первого регистра микроопераций,. дешифратор, вход которого соединен с выходом поля управления блока памяти микрокоманд, триггер, выход которого соединен с первым входом блока формирования адреса, выход которого соединен с адресным входом блока памяти микрокоманд, введена группа из п-i регистров микроопераций (п — число

Микроопераций, сформированных по функциональному признаку), причем

29 2 выход признака режима блока памяти микрокоманд соединен с информационым входом триггера, -й выход дешифратора соединен с управляющим входом

l-ro регистра группы (<=1-h), информационный вход которого соединей с информационным выходом блока памяти микрокоманд H с вторым входом блока формирования адреса, выходы регистров микроопераций группы подключены к выходу устройства.

На чертеже представлена функцио нальная схема устройства.

Устройство содержит блок 1 памяти микрокоманд, дешифратор 2, блок 3 формирования адреса, группу регистров 4 микроопераций, триггер 5, выход 6 устройства.

При использовании предлагаемого устройства микрокоманда разбивается на несколько частей, включающих в себя группу или группы разрядов микрокоманды, сформированные по функциональному признаку (например, адрес следующей микрокоманды; микрокоманда для микропроцессора; синхросигналы и управляющие сигналы для другой аппаратуры процессора и т.п.). Для каждой иэ таких частей предусматривается свой регистр микроопераций.

Разрядность блока памяти микрокоманд определяется разрядностью наибольшей части микрокоманды плюс разрядность поля, управляющего дешифратором (зависит от количества выделенных частей микрокоманды), и дополнительный разряд, управляющий режимом работы блока, формирования адреса.

Назначение поля, управляющего дешифратором, — определить регистр части микрокоманды, в который должна быть записана считываемая из блока памяти микрокоманд часть микрокоманды, т.е. каждая часть микрокоманды содержит указание о месте, которое она занимает в общем формате микрокоманды.

I.

Устройство работает следующим образом.

При поступлении от блока формирования адреса новой части микрокоманды последняя считывается из блока памяти микрокоманд и поступает на информационные входы всех регистров операций и блока формирования адреса.

Однако дешифратор обеспечивает запись только в один требуемый регистр, в который и принимается считанная

1103229

Составитель К.Логачева

Редактор О.Колесникова Техред A.A÷ Корректор И.МУска

Заказ 4981/37 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4 в данном цикле часть микрокоманды, Затем процесс повторяется для другой микрооперации, если она необходима, или для первой микрооперации следующей микфокоманды. Таким образом, 5 при использовании в микрокоманде нескольких частей она как бы "разворачивается" из узлового блока памяти микрокоманд за нескопько циклов.

При этом экономия объема блока памяти микрокоманд достигается за -счет микрокоманд, отличающихся от предыдущих не всеми частями. На такие микрокоманды затрачивается только

I память, необходимая для отличающихся частей. Управление режимом работы блока формирования адреса (запись в триггер осуществляется в каждом цикле) позволяет не затрачивать память на сопровождение каждой части микрокоманды адресом следующей части, так как адрес может формироваться на основании предыдущего. При необходимости изменения лоследова тельного порядка изменения адресов часть микрокоманды, предшествующая переходу, содержит такое значение разряда, принимаемого в триггер, что считанная в следующем цикле часть микрокоманды принимается в блок формирования адреса в качестве нового адреса. При этом не происходит приема в регистры частей микрокоманды.

Использование предлагаемого устройства микропрограммного управления позволяет сократить аппаратные средства, обеспечивающие уменьшение объема блока памяти микрокоманды на

30-40Х и упростить проце.сс микропрограммирования. Кроме того, предлагаемое устройство позволяет в ряде случаев отказаться от схем синхронизации управляющих сигналов эа счет произвольного порядка следования частей микрокоманды.