Аналоговое запоминающее устройство

 

АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее дешифратор , выходы первой группы которого соединены с соответствующими управляющими входами коммутатора, информационные входы которого соединены с соответствующими выходами накопителя, первый счетчик, одни выходы которого соединены с одними входами дещифратора, второй счетчик, вход установки «О которого соединен с первым выходом блока управления, второй выход которого соединен со счетным входом первого счетчика, отличающееся тем, что, с целью повыщения точности устройства, в него введены операционный усилитель, фильтр и элемент компенсации на полевом транзисторе , исток которого соединен с информационным входом накопителя и выходом операционного усилителя, строк - с инвертирующим входом операционного усилителя и входом фильтра, выход которого соединен с щиной нулевого потенциала, неинвертнрующий вход операционного усилителя является входом устройства, другой выход первого счетчика соединен со счетным входом второго i счетчика, выходы которого соединены с другими входами дешифратора, выходы второй (Л группы которого соединены с соответствующими управляющими входами накопителя, выход коммутатора является выходом устройства .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК з(я) G 11 С 27/00 д р

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3405046/18-24 (22) 05.03.82 (46) 23.07.84. Бюл. № 27 (72) С. В. Клевцов, Ю. П. Фирстов и Н. П. Чистяков (71) Московский ордена Трудового Красного Знамени инженерно-физический институт (53) 681.327.66 (088.8) (56) 1. Микроэлектронные цифро-аналоговые и аналого-цифровые преобразователи.

Под ред. В. Б. Смолова, Л., «Энергия», 1976, с. 103.

2. Там же, с. 326 (прототип). (54) (57) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее дешифратор, выходы первой группы которого соединены с соответствующими управляющими входами коммутатора, информационные входы которого соединены с соответствующими выходами накопителя, первый счетчик, одни выходы которого соединены с одними входа.. 80„„1104585 A ми дешифратора, второй счетчик, вход установки «О» которого соединен с первым выходом блока управления, второй выход которого соединен со счетным входом первого счетчика, отличающееся тем, что, с целью повышения точности устройства, в него введены операционный усилитель, фильтр и элемент компенсации на полевом транзисторе, исток которого соединен с информационным входом накопителя и выходом операционного усилителя, строк — с инвертирующим входом операционного усилителя и входом фильтра, выход которого соединен с шиной нулевого потенциала, неинвертнрующий вход операционного усилителя является входом устройства, другой выход первого счетчика соединен со счетным входом второго счетчика, выходы которого соединены с дру- Е

Ф гими входами дешйфратора, выходы второй группы которого соединены с соответствующими управляющими входами накопителя, выход коммутатора является выходом устройства.

1!04888

ЗО

35 аналоговое запоминающее устройство, содержащее дешифратор, выходы первой груп-4О

Изобретение относится к устройствам измерительной и импульсной техники и может быть использовано в системах сбора и обработки информации.

Известно аналоговое запоминающее устройство разомкнутого типа, содер>кащее входной усилитель, вход которого является входом устройства, а выход — через ключ соединен с входом повторителя напряжения и одной обкладкой конденсатора, другая обкладка которого соединена с шиной нулевого потенциала (1j.

Недостаток устройства — большие динамические ошибки, обусловленные погрешностью слежения за входной величиной аналогового сигнала.

Наиболее близким к изобретению является аналоговое запоминающее устройство, содержащее управляемый генератор тока, выход которого соединен с входом накопителя, выходы которого через коммутатор соединены с входом аналого-цифрового преобразователя, выходы которого соединены с входами цифрового процессора, выходы. которого через схему сравнения кодов соединены с входом блока управления, первый и второй выходы которого соединены соответственно с входами первого и второго счетчиков, выходы первого счетчика через дешифратор соединены с управляющими входами накопителя (2) .

Недостатком известного устройства является относительно невысокая точность, обусловленная погрешностью отслеживания входного сигнала, которая особенно возрастает при увеличении емкости конденсаторов в запоминающих ячейках накопителя для обеспечения меньших ошибок в режиме хранения и уменьшения коммутационных ошибок при переходе от выборки к хранению.

Цель изобретения — повышение точности устройства.

Поставленная цель достигается тем, что в пы которого соединены с соответствующими управляющими входами коммутатора, информационные входы которого соединены с соответствующими выходами накопителя, первый счетчик, одни выходы которого соединены с одними входами дешифратора, второй счетчик, вход установки «О» которого соединен с первым выходом блока управления, второй выход которого соединен со счетным входом первого счетчика, введены операционный усилитель, фильтр и элемент компенсации на полевом транзисторе, исток которого соединен с информационным входом накопителя и выходом операционного усилителя, сток — с инвертирующим входом операционного усилителя и входом фильтра, выход которого соединен с шиной нулевого потенциала, неинвертирующий вход операционного усилителя является входом устройства, другой выход первого счетчика соединен со

20 счетным входом второго счетчика, выходы которого соединены с другими входами дешифратора, выходы второй группы которого соединены с соответствующими управляющими входами накопителя, выход коммутатора является выходом устройства.

На чертеже приведена функциональная схема предлагаемого аналогового запоминающего устройства.

Лналоговое запоминающее устройство содержит накопитель 1, коммутатор 2, дешифратор 3, первый счетчик 4, блок 5 управления, второй счетчик 6, операционный усилитель ?, элемент компенсации на полевом транзисторе 8 и фильтр 9.

Накопитель содержит запоминающие ячейки, каждая из которых содержит ключ

10 на полевом транзисторе, аналогичном полевому транзистору 8 элемента компенсации, и конденсатор 11.

Фильтр 9 содержит резистор 12 и конденсатор 13.

Лналоговое запоминающее устройство работает следующим образом.

В режиме записи открываются в порядке возрастания номеров ключи !О в накопителе 1, которые подключают соответствующие конденсаторы 11 к выходу операционного усилителя 7. При этом на конденсаторах 11 появляется сигнал

РТ< +1

"c (V) = (-!вх (V ) -У --,--1- .-,-1>где U (, операторное выражение для входного сигнала; u, — постоянные времени передаточной характеристики операционного усилителя 7 с фильтром 9 и элементом 8 компенсации; — постоянная времени цепи, образованной конденсатором 11 и сопротивлением ключа 10 в открытом состоянии.

Если значение постоянной времени Г, выбрать равным 1, то постоянная времени заряда W< исключается из приведенной выше передаточной функции, и инерционность процесса записи определяется уже постоянной времени Г . Следует отметить, что равенство Г, = Г< может быть обеспечено при изменении температуры и других внешних факторов, поскольку изменение сопротивления полевого транзистора ключа 10 в открытом состоянии сопровождается аналогичным изменением сопротивления полевого транзистора 8, характеристики которых могут быть сделаны идентичными при изготовлении данных транзисторов на одном кристалле. Таким образом, происходит замена нестабильного полюса Ч.д стабильным пол юс о м Га

Что же касается величины tq, то она определяется частотными характеристиками операционного усилителя 7, и в случае использования быстродействующего операционного усилителя значение Г может быть

1104585

Составитель Н. Днкарев

Техред И. Верес Корректор А. Зимокосов

Тираж 575 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4

Редактор Н. Данкулнч

Заказ 5028/39 значительно меньше С,, если конденсаторы

11 в накопителе 1 имеют большую емкость.

Период квантования сигнала в предлагаемом устройстве может быть сделан меньше времени заряда конденсатора 11. При этом несколько ключей 10 в накопителе 1 должны быть открыты одновременно, что обеспечивается системой управления ключей, состоящей из блока 5 управления, счетчиков 4 и б, а также дешифратора 3. В этом случае в качестве дешифратора 3 используется постоянное запоминающее устройство.

Считывание информации осуществляется подключением соответствующей ячейки накопителя 1 к выходу устройства с помощью коммутатора 2.

Таким образом, путем увеличения емкости конденсаторов 11 в предлагаемом устройстве удается уменьшить скорость их разряда в режиме хранения, а также уменьшить погрешность коммутации, сохранив при этом достаточно высокое быстродействие. Дальнейшего уменьшения погрешности коммутации можно достичь в результате цифровой обработки сигнала, снимаемого с выхода аналогового запоминающего устройства, учитывая нелинейную зависимость погрешности коммутации от величины записываемого напря жения.