Импульсный регулятор

 

1. ИМПУЛЬСНЫЙ РЕГУЛЯТОР, содержащий первьм и второй усилители мощности, выходами подключенные к первому и второму входам исполнительного механизма, первый, второй и третий одновибраторы и последовательно соединенные предварительный усилитель и интегратор, управляющим входом подключенный к выходу первого одновибратора , а выходом - ко входам первого и второго релейных блоков, отличающийся тем, что, с целью повышения точности регулятора, в нем дополнительно установлены третий , и четвертый релейные блоки, первый , второй и третий элементы И, R5 триггер , первьй и второй блоки , счетчик импульсови ииротно-импульсный модулятор, первым и вторым тактовьми входами подключенный к выходам соответственно первого и второго дэелейных блоков, первым и вторым управляющими входами - к сигнальным выходам соответственно первого и второго блоков памяти, первым и вторым сигнальными выходами - ко входам соответственно первого и второго усилителей мощности, первым информационным выходом - к выходу первого одновибратора и первому входу первого элемента И, а вторым информационным выходом - к первому входу второго элемента И, выход усилителя подключен к сигнальным входам первого и второго блоков памяти, через последовательно соединенные третий релейный блок и второй одновибратор - к первому входу третьего элемента И, а 9 через последовательно соединенные четвертый релейный блок и третий одновибратор - к первому управляющему с входу первого блока и к 5-входу Р5-триггера, выходом подключенного ко второму входу третьего элемента И, выходом подключенного к первому управлякнцему входу второго блока памяти, выход первого одновибратора подключен ко вторым управляющим входам пер 01 вого и второго блоков памяти, а через 00 ел счетчик импульсов - к третьим управj-ляющим входам первого и второго бло ков памяти и к R -входу R5 -триггера, информационный выход первого блоКа памяти подключен ко вторым входам первого и второго элементов И, информационный выход второго блока памяти подключен к третьим входам первого и второго элементов И, выходы которых подключены соответственно к четвертым и пятым входам первого и второго блоков памяти. 2. Регулятор по п. 1, отличающийся тем, что блок памяти

ф

„„SU„„1105859

СОНИ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ, РЕСПУБЛИК цр С 05 В 11/26

OllHGAHHE ИЗОБРЕТЕНИЯ 1

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (2 t) 3508142/18-24 (22) 29. 10. 82

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (46) 30.07.84. Бюл. Ф 28 (72) В.В.Макаров (53) 62-50(088.8) (56) 1. Авторское свидетельство СССР

Р 1004969, кл. С 05 В 11/26, 1981.

2. Купцевич В.М. и Чеховой Ю.И.

Нелинейные системы с частотно- и широтно-импульсной модуляцией. Киев, "Техника", 1970, с. 42-45.

3. Закирпичный В.С. Моделирование систем автоматического регулирования с интегральной частотно-импульсной модуляцией. — В кн.: Известия Ленинградского электротехнического института, вып. 81, ЛЭТИ. Ленинград, 1969 с. 187 (прототип). (54)(57) 1. ИМПУЛЬСНЫЙ РЕГУЛЯТОР, содержащий первый и второй усилители мощности, выходами подключенные к первому и второму входам исполнительного механизма, первый, второй и третий одновибраторы и последовательно соединенные предварительный усилитель и интегратор, управляющим входом подключенный к выходу первого одновибратора, а выходом — ко входам первого и второго релейных блоков, отличающийся тем, что, с целью повышения точности регулятора, в нем дополнительно установлены третий.и четвертый релейные блоки, первый, второй и третий элементы И, R5триггер, первый и второй блоки памяти, счетчик импульсов и широтно-импульсный модулятор, первым и вторым тактовыми входами подключенный к выходам соответственно первого и второго .релейных блоков, первым и вторым управляющими входами — к сигнальным выходам соответственно первого и второго блоков памяти, первым и вторым сигHBJIhHblhlH b o a H — Ko вхоДам соответственно первого и второго усилителей мощности, первым информационным выходом — к выходу первого одновибратора и первому входу первого элемента И, а вторым информационным выходом — к первому входу второго элемента И, выход усилителя подключен к сигнальным входам первого и второго блоков памяти, через последовательно соединенные третий релейный блок и второй одновибратор — к первому входу третьего элемента И, а Е через последовательно соединенные четвертый релейный блок и третий одновибратор — к первому управляющему. входу первого блока и к 5 -входу

R5-триггера, выходом подключенного р ко второму входу третьего элемента И, выходом подключенного к первому управляющему входу второго блока памяти, выход первого одновибратора подключен ко вторым управляющим входам пер вого и второго блоков памяти, а через 0 счетчик импульсов — к третьим управ1лякнцим входам первого и второго бло" ков памяти и к R -входу R5 -триггера, информационный выход первого блошка памяти подключен ко вторым входам первого и второго элементов И, информационный выход второго блока памяти подключен к третьим входам первого и второго элементов И, выходы которых подключены соответственно к четвертым и пятым входам перв го и второго блоков памяти.

2. Регулятор по п. 1, о т л и— ч а ю шийся тем, что блок памяти

3. Регулятор по пч. 1 и 2, о т л и ч а ю шийся тем, что широтно-импульсный модулятор содержит элемент ИЛИ, первый и второй RS -триггеры и последовательно соединенные сумматор, интегратор и релейный элемент, выходом соединенный с R -входами первого и второго R5 -триггеров и с вторым информационным выходом широтно-импульсного модулятора, первым и вторым сигнальным входами соединенного с э -входами R5 -триггеров, первым и вторым управляющими входами — с вторым и третьим входами .сумматора, первым информационным выходом — с выходом элемента ИЛИ, первым входом сумматора и управляющим входом интегратора, а первым и вторым сигнальными выходами — с выходами соответственно первого и второго

Rg-триггеров и с первым и вторым входами элемента ИЛИ.

1105959 содержит RS-òðèããåð, последовательно соединенные элементы И и ИЛИ и последовательно соединенные первый ключ, интегратор и второй ключ, упФ равляющим входом подключенный к четвертому управляющему входу блока памяти, а выходом - к сигнальному выходу блока памяти сигнальный вход которого подключен к сигнальному входу первого ключа, управляющим входом подключенного к первому входу элемента И и к прямому выходу RS-òðèããåðà, Й-входом подключенного к первому уп" равляющему входу блока памяти, а инверсным выходом — к информационному выходу блока памяти, пятым управляющим входом подключенного к первому ,входу элемента ИЛИ, .а вторым управляющим входом — ко второму входу элемента И, выходом подключенного ко второму входу элемента ИЛИ, выходом подключенного к управляющему входу интегратора.

Изобретение относится к автоматическим импульсным регуляторам, в которых выходной сигнал является прерывной функцией отклонения входного сигнала от заданной величины, и может 5

„быть применено в системах автоматического управления различных процессов в теплоэнергетике и химии при использовании в качестве исполнительных устройств исполнительных механиз-1О мов постоянной скорости в случае, если объект управления обладает фильтрующими свойствами.

Известен импульсный регулятор, содержащий первый сумматор, подключенный первым входом к выходу задатчика, вторым входом — к выходу датчика регулируемой величины и к выходу дифференциатора, а выходом через последовательно соединенные устройства усилитель, интегратор, трехпозиционный релейный блок и второй сумматор — к усилителю мощности, блок за-: держки и ключ, сигнальным входом подключенный к выходу дифференциатора, 2S управляющим входом — к выходу трехпозиционного релейного блока и к входу блока задержки, а выходом — ко второму входу второго сумматора, и выход блока задержки соединен с управляющим входом интегратора $1(.

Известен также импульсный регулятор, содержащий последовательно соединенные предварительный усилитель, интегратор, усилитель мощности, трехпозиционный релейный блок и реле времени, выходом подключенное к управляющему входу интегратора (2).

Недостатком указанных регуляторов является их низкая точность.

Наиболее близким по технической сущности к предлагаемому является импульсный регулятор, содержащий элемент ИЛИ и третий одновибратор, а также последовательно соединенные предварительный усилитель и интегратор, выходом соединенный через последовательно соединенные первый релейный блок, первый одновибратор и первый усилитель мощности — с вторым входом исполнительного механизма, входы элемента ИЛИ подключены к выхо1105859 дам первого и второго одновибраторов, а выход через третий одновибратор— к управляющему входу интегратора $3 ), Недостатком известного регулятора является его низкая точность.

Цель изобретения — повышение точности регулятора..

Поставленная цель достигается тем, что в импульсном регуляторе, содержа.щем первый и второй усилители мощ- 1р ности, выходами подключенные к первому и второму входам исполнительного механизма, первый, второй и третий одновибраторы и последовательно сое- диненные предварительный усилитель и интегратор, управляющим входом подключенный к выходу первого одновибратора, а выходом — ко входам первого и второго релейных блоков, дополнительно установлены третий и четвер- ур тый релейные блоки, первый, второй и третий элементы И, RS -триггер,первый и второй блоки памяти, счетчик импульсов и широтно-импульсный модулятор, первым и вторым тактовыми входами подключенный к выходам соот- . ветственно первого и второго релейных блоков, первым и вторым управляющими входами — к сигнальным выходам соответственно первого и второго ЗО блоков памяти, первым и вторым сигнальными выходами — ко входам соответственно первого и второго усилителей мощности, первым информационным выходом — к выходу первого одновибра35 тора и первому входу первого элемента И, а вторым информационным выхо- . дом — к первому входу второго элемента И, выход усилителя подключен к сигнальным входам первого и второго блоков памяти, через последовательно соединенные третий релейный блок и второй одновибратор — к первому входу третьего элемента И, а через последовательно соединенные четвертый 45 релейный блок и третий одновибратор— к первому управляющему входу первого . блока памяти и к S -входу РБ -тригге-. ра, выходом подключенного ко второму входу третьего элемента И, выходом подключенного к первому управляющему входу второго блока памяти, выход первого одновибратора подключен ко вторым управляющим входам первого и второго блоков памяти,а через счетчик

55 импульсов — к третьим управляющим входам первого и второго блоков памяти и к я,— входу -триггера, информационный выход первого блока памяти подключен ко вторым входам первого и второго элементов И, информационный выход второго блока памяти подключен к третьим входам первого .и второго элементов И, выходы которых подключены соответственно к четвертым и пятым входам первого и второго блоков памяти.

Причем, блок памяти содержит

RS-триггер и последовательно- соединенные элементы И и ИЛИ и последовательно соединенные первый ключ, ин-. тегратор и второй ключ, управляющим входом подключенный к четвертому управляющему входу блока памяти, а выходом — к сигнальному выходу блока памяти, сигнальный вход которого подключен к.сигнальному входу первого ключа, управляющим входом подключенного к первому входу элемента И и прямому выходу RS -триггера, R -входом подключенного к первому управляющему входу блока памяти, 5 -входом— к третьему управляющему входу блока памяти,а инверсным выходом — к информационному выходу блока памяти, пятым управляющим входом подключенного к первому входу элемента ИЛИ, а вторым управляющим входом — ко второму входу элемента И, выходом подключенного ко второму входу элемента ИЛИ, выходом подключенного к управляющему входу интегратора.

Кроме того, широтно-импульсный модулятор содержит элемент ИЛИ, первый и второй RS -триггеры и последовательно соединенные сумматор, интегратор и релейный элемент, выходом соединенный с R -входами первого и второго RS -триггеров и с вторым информационным выходом широтно-импульсного модулятора, первым и вторым сигнальными входами соединенного с

5-входами RS-триггеров, первым и вторым управляющим выходами — с вторым и третьим входами сумматора, первьм информационным выходом — с выходом элемента ИЛИ, первым входом сумматора и управляющим входом интегратора, а первым и вторым сигнальными выходамис выходами соответственно первого и второго R5 -триггеров и с первым и вторым входами элемента ИЛИ.

На фиг.1 представлена функциональная схема импульсного регулятора; на фиг.2 и 3 — экраны выходных напряже-ний основных блоков регулятора.

Импульсный регулятор содержит предварительный усилитель 1, интегратор 2, первый, второй, третий и чет1105859 вертый релейные блоки 3-6, широтноимпульсный модулятор 7, первый, второй и третий одновибраторы 8-10, первый и второй усилители мощности 11 и

Ф

12, счетчик импульсов 13, R5 -триггер

14, третий, второй и первый элементы И 15-17, блоки памяти 18 и 19, Широтно-импульсный мо улятор 8 содержит первый и второй RS -триггеры 20 и 21, элемент ИЛИ 22, интегра- 0 тор 23, сумматор 24 и релейный элемент 25.

Блоки памяти 18 и 19 включают в себя соответственно RS -триггеры 26 и 27, элементы И 28 и 29, элемен- 15 ты ИЛИ 30 и 31, интеграторы 32 и 33, первый и второй ключи 34, 35 и 36, 37. В процессе регулирования управляющее воздействие на объект первый и, второй ключи 34 и 35 регулирования 20 формируется исполнительным механизмом постоянной скорости 38.

Кроме того, на фиг.1 2, 3 приняты обозначения: Llg — входное напряжение импульсного регулятора, U выходное напряжение предварительного усилителя 1, U — выходное напряжение интегратора 2, 0 и 0< — выходные напряжения соответственно первого и второго усилителей мощности 11 и 12, 3р

0, U, Π— выходные напряжения соответственно первого, второго, третьего одновибраторов 8-10, Ua — входное напряжение счетчика импульсов 13>

U> — выходное напряжение RS -триггера 14, 01„- выходнс е напряжение третьего элемента И 15, 0„,, 0„„"выходные напряжения на прямом и инверсном выходах R5 --триггера 26, 0„

U.1g — выходные напряжения на прямом ,и инверсном выходах R5 -триггера 27, U,,01+- выходные напряжения соот1 У ветственно элементов ИЛИ 30 и 31, U — выходное напряжение первого

15 элемента И 17, (),U„ — выходные на- 4 пряжения на сигнальных выходах соответственно первого и второго блоков памяти 18 и 19, О, — выходное напряжение импульсного регулятора °

Регулятор работает следующим образом.

На вход предварительного усилителя поступает напряжение 0 „, равное разности между заданным и действительным значениями регулируемого параметра. С выхода предварительного усилителя 1 напряжение U kUц„ где k — коэффициент усиления йредва1 рительного усилителт. 1, поступает на вход интегратора 2. С выхода интегратора 2 напряжение 02 поступает на входы первого и второго релейных блоков 3 и 4 ° При достижении напряжением на выходе интегратора 2 величины порога срабатывания одного из релейных блоков 3 или 4 последний срабатывает, подавая ступенчатое напряжение на один из тактовых входов широтно-импульсного модулятора входом

7. При этом на соответствующем выходе широтно-импульсного модулятора 7 и на выходе одного из усилителей мощности

11 (или 12) формируется импульс управляющего напряжение U (или U4 ), поступающего на один из входов исполнительного механизма 38. Длительность у импульса управляющего напряжения определяется настройкой элементов широтно-импульсного модулятора 7, а также величиной и полярностью напряжений 0„ и 0„ на его управляющих входах. В случае, если напряжения

01 H 01 компенсируются в сумматоре 24 широтно-импульсного модулятора 7, длительность импульсов управляющего напряжения определяется только параметрами широтно-импульсного модулятора 7 коэффициентами передачи сумматора 24, интегратора 23 и порогом срабатывания релейного элемента 25. При поступлении напряжения на один из тактовых входов широтно-импульсного модулятора

7 происходит переключение соответствующего R5 -триггера 20 (или 21). При этом через элемент ИЛИ 22 и сумматор

24 напряжение поступает на вход интегратора 23. Одновременно с выхода элемента ИЛИ 22 напряжение поступает на управляющий вход интегратора 23, разрешая процесс интегрирования, и на первый информационный выход широтноимпульсного модулятора 7, подключенный ко входу первого одновибратора 8.

Первый одновибратор 8 срабатывает по переднему фронту кусочно-постоянного напряжения на первом информационном выходе широтно-импульсного модулятора 7, формируя короткий импульс управляющего .напряжения, поступающий на управляющий вход интегратора 8 и осуществляющий сброс интегратора 8 до нулевого уровня. Одновременно напряжение U> с выхода первого одновибратора 8 поступает на вторые управляющие входы блоков памя7 11058 ти 18 и 19, а также на вход счетчика импульсов 13. Счетчик импульсов 13 предназначен для выдачи импульса управляющего напряжение при поступлении на его вход заданного количества импульсов. Тем самым обеспечивается формирование корректирующего напряжения с заданным периодом следования импульсов. В течение периода интегрирования интегратора 23 широт- 1о но-импульсного модулятора 7 на выходе регулятора сохраняется импульс управляющего напряжение. При достижении напряжением на выходе интегратора 23 величины, превышающей порог срабатывания релейного элемента 25, последний срабатывает, возвращая. R5 -триггеры 20 и 21 широтно-импульсного модулятора 7 в исходное состояние. В дальнейшем описанный процесс повторя- о ется и на выходе регулятора формируется частотно-модулированная последовательность импульсов управляющего напряжения, частота следования которых определяется величиной напряжения 0 „ на входе регулятора, а знак выходного напряжения 0 „ регулятора определяется знаком напряжения

Овк на его входе. При отработке управляющего или возмущающего воздействия импульсным регулятором в составе системы автоматического регулиро-вания в ней устанавливается автоколебательный процесс с произвольной степенью несимметрии на выходе исполни35 тельного механизма 38. При отключении корректирующих элементов регулятора величина предельного .отклонения е выходного напряжения 0 „„, на выходе исполнительного механизма 38 равна реакции последнего на один импульс управляющего напряжения. Корректирующими элементами регулятора являются все блоки, принимающие участие в формировании корректирующих напряжений 01 -и О, поступающих на f7 управляющие входы широтно-импульсно- го модулятора 7 и соответственно на входы сумматора 24 широтно-импульсного модулятора 7. Корректирующие

50 напряжения U, 0 формируются таким

17 образом, что длительность их импульсов изменяется, обеспечивая в системе автоматического регулирования периодический процесс с заданными парамет-, рами, в рассматриваемом частном слу55 чае обеспечивается симметричное периодическое напряжение 0вы на выходе исполнительного механиэ::а 38 с мини-

59 мальными отклонениями напряжения

0 от заданного значения. Формировавоц ние корректирующих напряжений 01 01-, основывается на том, что симметричному автоколебательному напряжению 0вык на выходе исполнительного механизма

38 при фильтрующих свойствах участка системы автоматического регулирования между выходом исполнительного механиз. ма 38 и входом импульсного регулятора соответствует симметричный процесс изменения напряжения на выходе интегратора 2, а несимметричному автоколебательному напряжению U на вывык ходе исполнительного механизма 38— несимметричный процесс изменения напряжения на выходе интегратора 2, причем чем больше по абсолютной вели чине максимальное отрицательное отклонение напряжения 0 на выходе

Вык исполнительного механизма 38,превышает его максимальное положительное отклонение, тем больше по абсолютной величине значение напряжения 0 на выходе интегратора 2 в момент изменения производной напряжения U> с положительного значения на отрицательное, чем значение этого же напряжения при последующем изменении знака производной напряжения,U

Работа укаэанных корректирующих элементов импульсного регулятора осуществляется следующим образом. Напряжение с выхода предварительного усилителя 1 0 одновременно с поступ1 лением на вход интегратора 2 поступает на входы первого и второго блоков памяти 18 и 19 и третьего и четвертого релейных блоков 5 и 6. После формирования на выходе импульсного регулятора определенного количества импульсов на выходе счетчика импульсов 13 появляется импульсное напряжение U>, осуществляющее переключение R5 -триггера 14, что приводит к пропаданию напряжения на его выходе и поступающее на третьи управляющие входы блоков памяти 18 и 19, служащие для формирования управляющих напряжений И 16 и 17 и соединенные с S -входами RS -триггеров 26 и 27. При переключении R5 -триггеров 26 и 27 напряжения с их выходов поступают на управляющие входы ключей 34 и 36 и на первые входы элементов И 28 и 29.

При этом напряжения на выходах интеграторов 32 и 33 с заданным коэффициентом масштабирования повторяют напряжение U< на выходе интегратора

1105859 t0 отрицательного на положительное значение. При начале очередного импульет- са напряжения управления, что фиксируется возникновением напряжения на а 5 выходе первого элемента И 17, сигнальные выходы блоков памяти 18 и 19 оказываются подключенными к управляющим входам широтно-импульсного модулятора 7, корректируя тем самым длительность импульса напряжения 0,„ на выходе регулятора. В момент окойчания импульса напряжения управления, что фиксируется появлением напряжения на выходе второго элемента И 16, на а 15 всех входах которого в этот момент присутствуют напряжения происходит обнуление интеграторов 32 и 33 блоков памяти 18 и 19. Дальнейшая работа регулятора повторяется при очередном

20 поступлении импульса напряжения с выа хода счетчика импульсов 13. Таким образом в регуляторе создается периодически действующий внутренний контур регулирования, обеспечивающий on25 тимальные для данной системы автоматического регулирования параметры периодического режима. Необходимые параметры автоколебательного режима мо9 гут быть установлены за счет соответ gp ствующих коэффициентов усиления интеграторов 33 и 32 блоков памяти 18 и

19 и коэффициентов усиления по входам сумматора 24 широтно-импульсного модулятора 7. 9

2. При изменении полярности напряжения на выходе усилителя 1 с положительной на отрицательную, что coo a ствует изменению знака производной напряжения U на выходе интегратор

2 с положительного на отрицательный ппоисходит срабатывание четвертого релейного блока 6 и запуск третьего одновибратора 10 по переднему фронту напряжения на выходе третьего релейного блока 6 ° Напряжение с выхода третьего одновибратора 10 осуществляет переключение R5 -триггера

26 первого блока памяти 18, отключа его вход, и переключение RS -триггер

14 подготавливая дальнейшую работу регулятора. Таким образом на выходе интегратора 32 сохраняется значение напряжения U, пропорциональное значению напряжения U> на выходе и тегратора 2 в момент изменения знак производной последнего с положитель ного на отрицательное значение. При последующем изменении знака напряжения 0 на выходе усилителя 1 происходит аналогичное срабатывание третьего релейного блока 5, второго одновибратора 9 и переключение

R5-триггера Z7 второго блока памяти 1 при поступлении напряжения с выхода третьего элемента И 15, на всех вхо дах которого в этот момент присутст вуют напряжения. В этот момент на в ходе интегратора 33 сохраняется зна чение напряжения 0„, пропорциональное значению напряжения 0 на выходе интегратора 2 в момент изменения знака производной последнего с

Таким образом, точность предложенного регулятора повышается в 2 раза по сравнению с известным.

1105859

1105359 д 1

Ug

Фиг.2.

1105859

Составитель Ю.Гладков

Редактор К. Волощук Техред И.Асталош

Коррект< р 0. 1;!! !к

Заказ 5600/37 Тираж 84? Подпис но!

ВНИИ1(И Государственного комитета СССР по делам изобретений и открытии

l 13035, !1оскна, Ж-35, Рау!!!ская наб., l,. !, .

Ф)! tlt:! 1!ПП IIR7 HT, Г .Ужгород v. . III !.! н:!