Устройство для декодирования избыточных кодов

 

УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ ИЗБЫТОЧНЫХ КОДОВ, содержащее приемник, вход которого является входом устройства, выход приемника соединен с входом аналого-цифрового преобразователя , первый блок памяти, выход которого соединен с входом первого порогового блока и первым входом блока сравнения, выход и второй вход которого соединены соответственно с первыми входом и выходом второго блока памяти, первый сумматор, выход которого подключен через последовательно соединенные второй пороговый блок и первый декодер к второму входу второго блока памяти, выход которого является выходом устройства, отличающееся тем, что, с целью повышения пропускной способности устройства , в него введены второй декодер, блоки задержки и второй, третий, четвертый, пятый , шестой и седьмой сумматоры,выход аналого-цифрового преобразователя соединен с входом первого блока памяти, выход которого соединен непосредственно с первыми входами второго и третьего сумматоров и через первый блок задержки - с первым входом четвертого сумматора, выход которого соединен через второй блок задержки с первым входом пятого сумматора, выход которого через третий блок задержки соединен с первым входом шестого сумматора , выход второго сумматора соединен через четвертый блок задержки с первым входом седьмого сумматора, выход третьего сумматора соединен с входами пятого и i шестого блоков задержки, выходы которых соединены с вторыми входами соответствен (Л но пятого и седьмого сумматоров, выход седьмого сумматора соединен с вторым входом шестого сумматора, выход которого соединен с первым входом первого сумматора, выход первого порогового блока соединен с вторыми входами третьего и четвертого сумматоров и через седьмой и восьмой блоки задержки и второй декодер - с вторыми входами первого и второго сумматоров и с ел третьим входом второго блока памяти соотсо ветственно.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК з(ю G 08 С 19/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ ства, в него введены второй декодер, блоки задержки и второй, третий, четвертый, пятый, шестой и седьмой сумматоры, выход аналого-цифрового преобразователя соединен с входом первого блока памяти, выход которого соединен непосредственно с первыми входами второго и третьего сумматоров и через первый блок задержки — с первым входом четвертого сумматора, выход которого соединен через второй блок задержки с первым входом пятого сумматора, выход которого через третий блок задержки соединен с первым входом шестого сумматора, выход второго сумматора соединен через четвертый блок задержки с первы м входом седьмого сумматора, выход третьего сумматора соединен с входами пятого и шестого блоков задержки, выходы которых @ соединены с вторыми входами соответственно пятого и седьмого сумматоров, выход седьмого сумматора соединен с вторым входом шестого сумматора, выход которого соединен с первым входом первого сумматора, выход первого порогового блока соединен с вторыми входами третьего и четвертого сумматоров и через седьмой и восьмой блоки задержки и второй декодер — с вторыми входами первого и второго сумматоров и с третьим входом второго блока памяти соот- Ql ветст вен но. CO

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3548852/18-24 (22) 04.02.83 (46) 30.07.84. Бюл. № 28 (72) Ю. П. Зубков, В. И. Ключко, А. К. Грешневиков, В. E. Петухов и Ю. И. Николаев (53) 621.398 (088.8) (56) 1. Бородин Л. Ф. Введение в теорию помехоустойчивого кодирования. М., «Сов. радио», 1968, с. 271, рис. 3.0.5.

2. Авторское свидетельство СССР № 976466, кл. G 08 С 19/28, 1981 (прототип) (54) (57) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ ИЗБЫТОЧНЫХ КОДОВ, содержащее приемник, вход которого является входом устройства, выход приемника соединен с входом аналого-цифрового преобразователя, первый блок памяти, выход которого соединен с входом первого порогового блока и первым входом блока сравнения, выход и второй вход которого соединены соответственно с первыми входом и выходом второго блока памяти, первый сумматор, выход которого подключен через последовательно соединенные второй пороговый блок и первый декодер к второму входу второго блока памяти, выход которого является выходом устройства, отличающееся тем, что, с целью повышения пропускной способности устрой„„SU„„1105927 А

1105927

40

55

Изобретение относится к электросвязи и может быть использовано в системах передачи данных для обработки составных сигналов с избыточностью, формируемых на основе данных и сверхданных помехоустойчивых кодов.

Известно устройство для приема избыточных сообшений, содержащее пороговый блок, блок сравнения и декодер (1).

Недостатком этого устройства является большое время обработки составных сигналов с избыточностью.

Наиболее близким к предлагаемому является устройство для приема избыточных кодов, содержашее приемник, первый вход которого является входом устройства, выход приемника соединен с входами аналогоцифрового преобразователя, первого блока памяти и с первым входом первого элемента ИЛИ, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с первым входом вычитателя, выход первого блока памяти соединен непосредственно с вторым входом элемента ИЛИ, первым входом блока сравнения и через первый пороговый блок — с обьединенными первым входами первого ключа и второго элемента ИЛИ, выход которого соединен с вторым входом вычитателя, выход вычитателя соединен с первым входом усилителя, выход усилителя соединен с входом первого счетчика и с первыми входами анализатора и второго ключа, выход которого соединен с первым входом сумматора, выход сум матора через второй пороговый блок соединен с первым входом декодера, выход декодера соединен с первым входом второго блока памяти, первый выход которого является выходом устройства, вторые вход и выход второго блока памяти соединен соответственно с выходом и вторым входом блока сравнения, выход аналого-цифрового преобразователя соединен с вторым входом декодера, вторым входом второго элемента ИЛИ и первым входом третьего элемента ИЛИ, выход которого через регистр соединен с вторым входом сумматора, выход анализатора соединен с вторыми входами первого и второго ключей и с первым входом решающего блока, выход первого ключа соединен с вторым входом третьего элемента ИЛИ, выход первого счетчика соединен с вторыми входами анализатора и решаюшего блока, выход которого через второй счетчик соединен с вторым входом усилителя (2).

Недостатком известного устройства является большое время обработки составных сигналов с избыточностью, что снижает пропускную способность устройства.

Цель изобретения — повышение пропускной способности устройства.

Указанная цель достигается тем, что в устройство для декодирования избыточных

30 кодов, содержащее приемник, вход которого является входом устройства, выход приемника соединен с входом аналого-цифрового преобразователя, первый блок памяти, выход которого соединен с входом первого порогового блока и первым входом блока сравнения, выход и второй вход которого соединены соответственно с первыми входом и выходом второго блока памяти, первый сум матор, выход которого подключен через последовательно соединенные второй пороговый блок и первый декодер к второму входу второго блока памяти, выход которого является выходом устройства, введены вторые декодер, блоки задержки и второй, третий, четвертый, пятый, шестой и седьмой сумматоры, выход аналого-цифрового преобразователя соединен с входом первого блока памяти, выход которого соединен непосредственно с первыми входами второго и третьего сумматоров и через первый блок задержки — с первым входом четвертого сумматора, выход которого соединен через второй блок задержки с первым входом пятого сумматора, выход которого через третий блок задержки соединен с первым входом шестого сумматора, выход второго сумматора соединен через четвертый блок задержки с первым входом седьмого сумматора, выход третьего сумматора соединен с входами пятого и шестого блоков задержки, выходы которых соединены с вторыми входами соответственно пятого и седьмого сумматоров, выход седьмого сумматора соединен с вторым входом шестого сумматора, выход которого соединен с первым входом первого сумматора, выход первого порогового блока соединен с вторыми входами третьего и четвертого сумматоров и через седьмой и восьмой блоки задержки и второй декодер — с вторыми входами первого и второго сумматоров и с третьим входом второго блока памяти соответственно.

Идея функционирования предлагаемого устройства заключается в том, что входной составной сигнал с избыточностью дискретизируют в аналого-цифровом преобразователе и получают первую точную оценку.

Далее ее преобразуют в первую грубую двоичную оценку — кодовую комбинацию, которую, как и при посимвольном приеме, отождествляют с ближайшей разрешенной двоичной кодовой комбинацией. После этого, используя две полученные оценки, форм ируют вторую точную оценку, которую после преобразования в двоичную кодовую комбинацию (это вторая грубая оценка) также декодируют с помощью обычного двоичного декодера. Получение эффекта приема в целом только вследствие использования двух оценок избыточного сигнала достигается за счет соответствуюшего выбора уровней квантования. На выход устройства выдают ту из разрешенных двоич1105927 ных кодовых комбинаций, для которой коэффициент корреляции с первой оценкой больше.

На чертеже представлена функциональная схема устройства для градиентного декодирования избыточных кодов.

Устройство содержит приемник 1, аналого-цифровой преобразователь 2, в который входит элемент 3 пороговых уровней напряжений и элемент 4 сравнения, блок 5 памяти, блок 6 сравнения, блок 7 задержки сумматор 8, блок 9 задержки, пороговый блок 10, блок 1! памяти, сумматоры 12 и

13, блок 14 задержки, декодеры 15 и 16, блоки 17 — 20, 20 задержки, порогоый блок

21, сумматор 22, блок 23 задержки, сум- !5 маторы 24 — 26.

Устройство работает следующим образом

На передающей стороне составной сигнал с избыточностью формируется на основе двоичной кодовой комбинации 0110101, которая принадлежит помехоустойчивому коду, задаваемому порождающей матрицей:

1000111

С = 0101110

0011011 25 в которой минимальное кодовое расстояние между комбинациями равно 4. При прохождении по каналу связи сигнал подвергается воздействию помех. Сигнал принимается приемником 1 и поступает на вход аналого-цифрового преобразователя 2, где кодируется амплитуда каждого принятого символа сигнала. Цифровой сигнал запоминается в блоке 5 памяти. Если число уровней квантования сигнала 8, то первая точная оценка принятого сигнала может быть, например, Х1 —— 4330707. Пороговый блок 10 формирует двоичную кодовую комбинацию (первую грубу оценку) Xz — — 1000101

В рассматриваемом приеме для простоты изложения использован короткий поме- 40 хоустойчивый код, который состоит из

М = 2 = 2з = 8 разрешенных кодовых комбинаций, где К = 3 — количество информационных символов двоичной кодовой комбинации. Пусть в декодерах 15 и 16 декодирование реализуется в соответствии с принципом максимума правдоподобия т. е. комбинация Х отождествляется с той из разрешенных кодовых комбинаций используемого кода: 10001! 1, 0101110, 0011011, 1101001 0110!01 101110 111010 0000000 50 до которой меньше хэммингово расстояние, т. е. в декодере 15 вычисляют расстояние от комбинации Х до ближайшей разрешенной кодовой комбинации. На выходе декодера

15 формируется разрешенная кодовая комбинация 1000111, которая записывается и 55 хранится в блоке 11 памяти. Одновременно сигналы Х1 и Х преобразуются во вторую точную оценку — комбинацию Х>, из которой с помощью порогового блока 21 формируют вторую грубу оценку — двоичную кодовую комбинацию Х4 = О! 10101. При этом сумматоры 8, 12 и 13 формируют наиболее вероятные комбинации рассогласования первой грубой оценки Х по отношению к первой точной оценке Х!. Далее с помощью блоков 17, 18 и 23 задержки и сумматора 22 получают противофазную составляющую наиболее вероятной комбинации помехи, а с помощью блоков 14 и 19 задержки и сумматора 24 получают синфазную С помощью сумматора 25 формируют наиболее вероятное значение вектора помехи, суммирование которого с сигналом первой грубой оценки Xz в сумматоре 7 приводит к второй наиболее вероятной точной оценке избыточного сигнала. Из нее с помощью порогового блока 21 получают вторую грубую оценку Х избыточного сигнала. Процесс формирования второй точной и второй грубой оценок избыточного сигнала осуществляется посимвольно.

Комбинация Х подается на вход декодера 16, где вычисляют ближайшую к Х разрешенную кодовую комбинацию y = 0110!01 которая подается в блок 11 памяти.

В блоке 6 сравнения осуществляют следующие операции. Из блока 5 памяти в блок

6 считывают сигнал Х,, а из блока 11 разрешенные двоичные комбинации, т. е. из блока 1 в блок 6 считывают Y — = 7000777

Г5 и Y8 — — 0770707. В блоке 6 вычисляют модульные расстояния между Х! и YР, Х1и YРУ получая при этом соответственно

ФЧ и

P1) — — Я /Xi; — Yli,;/ = 16

i--1

ll

Рр = Z х1; — y ./ = 12

1=1

Результат сравнения Р„с Р, показывает, что ближайшей к Х1 является комбинация Yр вследствие чего по управляющему сигналу на выход устройства из блока 11 считывается двоичная кодовая комбинация 0110101. В случае использования посимвольного приема на выход устройства была бы выдана комбинация Y = 1000111, т. е. решение было бы ошибочным.

Из рассмотренного примера следует, что предлагаемое устройство реализует прием в целом (так как расстояние от Х до Y no

I 5

Хэммингу равно трем), в то время как при посимвольном приеме эта величина — кратность исправл яем ых ошибок может ра вняться только единице.

Алгоритм функционирования устройства позволяет обрабатывать данные и сверхдлинные помехоустойчивые коды (сигналы на их основе) при использовании в блоках декодирования соответствующих процедур.

1105927

Составитель М. Никуленков

Редактор Т. Веселова Техред И. Верес Корректор С. Черни

Заказ 5122/40 Тираж 569 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Филиал IIIIII «Патент», r. Ужгород, ул. Проектная, 4

Техническое преимущество изобретения по сравнению с базовым объектом (в качестве которого выбран прототип) заключается в меньшем времени, затрачиваемом на формирование второй точной оценки составного сигнала с избыточностью, а также в два раза меньшим временем декодирования двух кодовых комбинаций.