Устройство цифрового анализа спектра сигнала квантованного по частоте и кодированного для распознавания нескольких особых частот

 

УСТРОЙСТВО ЦИФРОВОГО АНАЛИЗА СПЕКТРА СИГНАЛА, КВАНТОВАННОГО ПО ЧАСТОТЕ И КОДИРОВАННОГО ДЛЯ РАСПОЗНАВАНИЯ НЕСКОЛЬКИХ ОСОБЫХ ЧАСТОТ, содержащее умножитель свертки, первый вход которого является свходом устройства , а второй вход соединен с блоком памяти окна взвешивания, причем выход умножителя свертки соединен с цифровым фильтром, логический решающий блок, отличающееся тем, что, с целью повышения быстродействия при одновременном уменьшении схемных затрат, цифровой-фильтр выполнен в виде цифровых идеальных резонаторов, число которых равно числу распознаваемых частот, причем каждый из цифровых резонаторов состоит из первого сумматора, первый вход которого является входом резонатора, а выход соединен с входом двух последовательно соединенных блоков задержки , причем выход первого блока задержки соединен через блок умножения на

. СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

aISn G 01 К 23/16

0CY+APCTBEHHbIA H0MHTET CCCP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К IlATEHTY т

Фу

Иь...,. е. тр (21) 2752657/18-21 (22) 23.04.79 (31) 7812477 (32) 27.04.78 (33) Франция (46) 07.08.84. Бюл. тт- 29 (72) Жан-Пьер Удар (Франция) (71) ЛЕ Матерьель Телефоник (Франция) (53) 621.317.757(088.8) (56) 1. I.Max. Methodes et techiques

de traitement du signal et application aux mesures physiques. Изд, 2-е, 1977. (54)(57) УСТРОЙСТВО ЦИФРОВОГО АНАЛИЗА СПЕКТРА СИГНАЛА, КВАНТОВАННОГО ПО

ЧАСТОТЕ И КОДИРОВАННОГО ДЛЯ РАСПОЗНАВАНИЯ НЕСКОЛЬКИХ ОСОБЫХ ЧАСТОТ, содержащее умножитель свертки, первый вход которого является евходом устройства, а второй вход соединен с блоком памяти окна взвешивания, причем выход умножителя свертки соединен с цифровым фильтром, логический решающий блок, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия при одновременном уменьшении схемных затрат, цифровой фильтр выполнен в виде цифровых идеальных резонаторов, число которых равно числу распознаваемых частот, причем каждый из цифровых резонаторов состоит из первого сумматора, первый вход которого является входом резонатора, а выход соединен с входом двух последовательно соединенных блоков задержки, причем выход первого блока задержки соединен через блок умножения íà (2cos Znf>T), где f> — час- тота настройки рассматриваемого резонатора, n — шаг дискрета, Т вЂ” период дискретизации, с вторым входом первого сумматора, выход второго блока задержки соединен через блок умножения на (-1) с третьим входом первого сумматора, выход первого сумматора также соединен с первым входом второго сумматора, выход которого составляет выход действительной части амплитуды сигнала, на частоту которого настроен рассматриваемый резонатор, выход первого флока задержки также соединен с одной стороны с блоком умножения на ("cos 2n f>T), выход которого соединен с вторым входом второто сумматора, и с другой стороны — с блоком умножения íà (sin 2 пЕ Т), выход которого составляет выход мнимой части амплитуды сигнала, выход умножителя свертки подключен к входам идеальных резонаторов, а входы обоих блоков задержки каждого резонатора соединены со средством сброса в "0", причем выходы действительной и мнимой частей амплитуды сигнала каждого резонатора подключены каждый к двум входам умножителя, выходы которых соединены с входами третьего сумматора, при этом выходы всех третьих сумматоров соединены с логическим решающим блоком.

1107760

Изобретение относится к анализаторам, которые позволяют измерять спектральную плотность энергии или амплитуду составляющих спектра дискретных сигналов, представленных в виде числовой последовательности х (nT), гдето

Т вЂ” период дискретизации, п — ранг дискрета.

Известны устройства для измерения спектральной плотности энергии, кото- 1п рые содержат умножитель свертки, первый вход которог о является входом устройства, а второй вход соединен с блокам памя ги окна вевешивания, причем выход умножителя свертки соединен 1 с цифровым фильтром, квадратичный интегратор и преобразователь фурье, логпческий решакиций блок (1 ).

Цедостатками устройства являются схемпая сложность и ограниченность p() анализа частотами, кратными 1/NTt где Б - длительность сигнала.

Целью изобретения является повы-шение быстродействия анализа при одновременном уменьшении схемных затрат.

Поставлевная цель достигается за счет того, что в устройстве цифрового анализа спектра сигнала, квантованного по частоте и кодированного для распознавания нескольких особых частот, содержащем умножитель свертки, первый вход которого является входом устройства, а второй вход соединен с блокам памяти окна взвешивания, причем выход умножителя свертки соеди35 нен с цифровым фильтром, логический решающий блок, цифровой фильтр выполнен в виде цифровых идеальных резонаторов, число которых равно числу распознаваемых частот, причем каждый О из цифровых резонаторов содержит первый сумматор, первый вход которого является входом резонатора, а выход соединен с входом двух последовательно включенных блоков задержки приЭ

)5 чем выход первого блока задержки соединен через блок умножения на (2соз

2пГ„Т), .где f — частота настройки рассматриваемого резонатора, n — шаг дискрета., Т вЂ” период дискретизации, с вторым входом первого сумматора, 50 выход второго блока задержки соединен через блок умножения на (-1) с третьим входом первого сумматора, выход первого сумматора также соединен с первым входом второго сумматора, выход которого составляет выход действительной части амплитуды сигнала, на частоту которого настроен рассматриваемый резонатор, выход первого блока задержки также соединен с одной стороны с блоком умножения на (-соз 2п f Т), выход которого соединен с вторым входом второго сумматора, и с другой стороны — с блоком умножения на (sin 2п К Т), выход которого составляет выход мнимой части амплитуды сигнала, выход умнажителя свертки подключен к входам всех идеальных резонаторов, а входы обоих блоков задержки каждого резонатора соединены со средством сброtt ft са в 0, причем выходы действитель- ной части и мнимой частей амплитуды сигнала каждого резонатора подключены каждый к двум входам умножителя, выходы которых соединены с входами третьего сумматора, при этом выходы всех третьих сумматоров соединены с логическим решающим блоком.

Не чертеже представлена структур" ная схема цифрового анализа.

Устройство содержит умножитель 1 свертки, подключенный к блоку 2 памяти окна взвешивания, выход умножителя 1 соединен с цифровым фильтром 3, который состоит из ряда идеальных резонаторов 3-1-:3-8. Каждый идеальный резонатор, например первый, состоит из первого 4 и второго 5 сумматоров, первого блока 6 умножения на (2сos 2пХ Т), блока 7 умножения на (-1),блока 8 умножения на (-cos 2n f Т), блока 9 умножения на (sin 2n г Т) и двух блоков 10 и 11 задержки, кото-. рые соединены со средством 12 сбро1! и са в 0 . В состав анализатора входят также умножители 13 14, третьи сумматоры 15 и логический решающий блок 16.

Устройство работает следующим образом.

Входной сигнал х («) после дискретизации, квантования и кодирования принимает вид x (nT) и поступает

На умножитель 1 свертки, в котором этот сигнал умножается на ампли2Т туды U(nT) окна ограничения, -«аписанные в блоке 2 памяти. Сигнал

U(nT) является нулевым вне интервала 04n<И, где G — максимальная амплитуда преобразования величины а (пТ).

Сигналы е (nT), вьгходящие из ум+ ножителя 1 свертки, обрабатываются цифровым фильтром 3, состоящим из восьми идеальных резонаторов 3-1-,3-8 с двумя выходами С и $. Эти резона1107760 торы включены параллельно и каждый настроен на одну из восьми частот рассматриваемого кода. Выходы С и S каждого резонатора соединены с умножителями 13 и 14. Выходы каждой пары умножителей подключены к сумматорам 15.

Выходы сумматоров 15 содержат искомые величины Х, и Х . после промежутка времени Т=ИТ, за которым следует появление первого показательного дискрета на входе умножителя 1. Выходы других сумМаторов могут также содержать данные заметно более слабых уровней чем Х2 и Х . Речь особенно

Э

1 идет о различных помехах, связанных с гармониками пЕ. и Ы, сигналов

1 кода. В самом деле, в дискретиэированном спектре появляются частоты и.,Г";йшРе; n f

1 передаваемом сигнале, таком как определенный в спецификациях различных систем многочастотных кодов (R, М.Ф.Сокотель", "клавир").

Логический решающий блок 16 позво- Зб ляет классифицировать уровни X. Х ., 1 1 сравнивать их и решать, принадлежат ли они к коду в соответствии со спецификациями.

Измерение Х . и Х получают после истечения времени ь =МТ. Обычные средства, подключенные в основном к блоку 8, должны быть предусмотрены, чтобы вернуть в начальное состояние блоки задержки резонаторов 3-1-:3-8, когда КЪИ. Те же средства должны обеспечить повторное открытие окна ограничения, которое закрывается после прохождения N дискретов, следовательно после времени Т. Выбор момента времени МТ)ИТ возврата в начальное положение остается на усмотрении пользователя, так как в принципе Х, и Х не изменяются после времени NT.

По отноше-r ao к известным устройствам предлагаемый анализатор позволяет сэкономить большое число фильтров и блок памяти со схемами управления за счет непосредственного подключения умножителя свертки окна взвешивания с входами резонаторов. Кроме того, скорость анализа в устройстве значительно выше благодаря применению в цифровом фильтре идеальных резонаторов со сбросом на ноль схем задержки.

1107760.

ВНИИПИ Заказ 5783/46 Тираж 711 . Поддисиое

Филиал ШШ "Патеит", г.Уигород, ул.Проектиаа, 4