Цифровой спектроанализатор

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

251 А (19) (11) 3(51) G Ф6 F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 j 3517544/18-24 (22) 01.10.82 (46) 15.05.84. Бюл. 9 18 (72) (0.А.Козко, С.A.Моргулев, A.Ë.Ïàâëoâ и В.A.Ôèí (53) 681.32(088.8) (56) 1. Цветков Э.И.Нестационарные случайные процессы и их анализ. М., "Энергия", 1973.

2. Мизин И.A., Матвеев A.А. Цифровые фильтры, М., "Связь", 1979, с. 189, рис. 8.2 (прототип). (54)(57) 1. ЦИФРОВОЙ СПЕКТРОАНАЛИЗАТОР, содержащий аналого-цифровой преобразователь, первый блок памяти, выход аналого-цифрового преобразователя подключен к информационному входу первого блока памяти, информационный выход которого подключен к информационному входу устройства для вычисления быстрого преобразования

Фурье, выходы реальной и мнимой. части .результата которого соединены с информационными входами соответственно первого и второго блоков буферной памяти, информационные выходы которых соединены со входами соответственно первого и второго квадраторов, выходы которых соединены соответстненно с первым и вторым информационными входами первого сумматора, информационный выход которого подключен к информационному входу второго

Iблока памяти, информационный выход которого соединен с первым информационным входом второго сумматора, информационный выход которого подключен к информационным входам регистров группы, информационные выходы которых являются информационными выходами спектроанализатора, выход генератора таковых импульсон подключен ко входу распределителя импульсов, первый выход ко=орого соединен с упоанляющим входом аналого-цифроного преобр аз он ател я, и нформаци онный вход которого является информационным входом спектроанализатора, второй выход распределителя импульсов подключен ко входу первого дешифратора адреса, выход которого подключен к адресному входу первого блока памяти, третий выход распределителя импульсов соединен с тактовым входом устройства для вычисления быстрого преобразования Фурье, четвертый выход распределителя импульсов соединен со входом нторого дешифратора адреса, выход которого подключен к адресным входам первого и второго блоков буферной памяти, пятый выход распределителя импульсон соединен с тактовыми входами первого и второго у квадраторон, шестой и седьмой выхо- Ц ф ды распределителя импульсов соедине- у ны с управляющими нходами соответст- ненно первого и второго сумматоров, а восьмой выход распределителя импульсон подключен ко входу третьего дешифратора адреса, выход которого соединен с адресным входом второго блока памяти, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, в него введены сдвигоный регистр, блок регистровой памяти, четвертый дешифратор адреса, блок выбора максимального числа, нычита- Э тель, преобразователь двоичного кода в число-импульсный, первый и второй генераторы импульсов, элемент И, элемент задержки и третий сумматор выход порядка результата устройства для вычисления быстрого преобраэова- Ф ния Фурье подключен к информационновходу сдвигового регистра, информационный выход которого соединен с информационным входом блока регистро вой памяти, информационный выход которого подключен к первому информаци онному входу ычитателя и входу блока выбора максимального числа, выход

1092518 которого соединен со вторым информационным входом вычитателя, информационный выход которого соединен с информационным входом преобразователя двоичного кода в число-импульсный, информационный выход которого соединен со входом запуска перногo генератора импульсов, выход которого соединен с управляющим входом второго блока памяти, выход переполнения второго сумматора соединен с перным входом третьего сумматора, входом запуска первого генератора импульсов, первым вхо-; дом элемента И, входом элемента задержки и входом запуска второго генератора импульсов, выход которого соединен с управляющими входами регистров группы, информационные выходы которьх подключены ко второму информационному входу второго сумматора, управляющий вход которого соединен с выходом элемента И, второй вход которого соединен с выходом элемента задержки, выход блока выбора максимального числа соединен со нторым входом третьегo сумматора, выход которого является выходом по-. рядка спектроанализатора, девятый выход распределителя импульсон соединен со входом четвертого дешифра1

Изобретение относится к области радио- и ныччслительной техники „а более конкретно к цифровым устройстнам, предназначенным для выполнения спектрального анализа случайных

J"" э электрических сигналон (цифрового спектрального анализа ).

Известен спектроанализатор, в котором используются вычислительные блоки, основанные на арифметике планающей запятой 31 ).

Недостаток этого процессора низкое быстродействие.

Наиболее близким по технической сущности к изобретению является цифровой спектроанализатор, содержащий аналого-цифровой преобразонатель, два блока памяти, два блока буферной памяти, три блока формирования адреса, устройство для вычисления быстрого преобразования Фурье, два квадра- 2О тора и два сумматора, а также генератор тактовых импульсов и распределитель импульсов 12 3.

Недостатком данного устройства является большое время, требуемое для25 для получения усредненного по времени энергетического спектра. Это нызтора адреса, выход которого соединен с адресным входом блока регистро ной памяти, десятый, одиннадцатый, двенадцатый, тринадцатый и четырнадцатый выходы распределителя импульсов соединены соответственно с тактовым входом сдвигового регистра, тактовым входом блока выбора максимального числа, управляющим входом вычитателя, тактовым входом преобразователя двоичного кода н числоимпульсный и третьим входом элемента И.

2. Спектроанализатор по п. 1, отличающийся тем, что блок выбора максимального числа ссв держит узел сравнения, элемент И и регистр, информационный выход которо -о является выходом блока ныбора максимального числа и соединен с первым входом узла сравнения, выход которого подключен к первому входу элемента И, выход которого соединен с управляющим нходом оегистра, информационный вход которого. объединен со вторым входом узла сравнения и является входом блока выбора максимального числа, второй вход элемента И является тактовым входом блока выбора максимального числа.

2 вано тем, что БПФ, суммирование квадратов и усреднение выполняется при представлении чисел в форме плавающей запятой. При такой форме представления операндов в процессе выполненияя каждой арифметической операции приходится обрабатывать не только мантиссы, но и порядки чисел (например, при сложении необходимо выравнивать порядки операндов сдвигом вправо мантиссы числа с меньшим порядком). Кроме того, необходимо нормализовать результаты каждой арифметичес кой операции, что также требует больших затрат времени.

Цель изобретения - повышение быстродействия.

Поставленная цель достигается тем, что и цифровой спектроанализатор, содержащий аналого-цифровой преобразователь, выход которого под ключенн к информационному входу первого блока памяти, информационный выход которого подключен к информационному входу устройства для вычисления быстрого преобразования Фурье, выходы реальной и мнимой части результата которого соединены с инфор1092518 мационными входами соответственно первого и второго блоков буферной памяти, информационные выходы кото; рых соединены со входами соответственно первого и второго квадраторов, выходы которых соединены соответственно с первым и вторым информационными входами первого сумматора, информационный выход которого подI ключен к информационному входу второ. го блока памяти, информационный выход ц которого соединен с первым информационным входом второго сумматора, информационный выход которого под- ключенн к и нформацион ным входам регистров группы, информационные выходы которых являются информационными выходами спектроанализатора, выход генератора тактовых импульсов подключен ко входу распределителя импульсов, первый выход которого соединен с управляющим входом аналого-цифрового преобразователя, информационный вход которого является информационным входом спектроанализатора, второй выход распределителя импульсов подключен ко в::оду первого дешифратора адреса, выход которого подключен к адресному входу первого блока памяти, третий выход распределителя импульсов соединен с тактовым входом устройства для вычисления бы- ЗО строго преобразования Фурье, четвертый выход распределителя импульсов соединен со входом второго дешифратора адреса, выход которого подключен к адресным входам первого и вто- 35 рого блоков буферной памяти, пятый выход распределителя импульсов соединен с тактовыми входами первого и второго квадраторов, шестой и седьмой выходы распределителя импульсов 4О соединены с управляющими входами соответственно первого и второго сумматоров р а. Восьмои Выход рBcTIpеделителя импульсов подключен ко входу третьего дешифратора адреса, выход 45 которого соединен с адресным входом второго блока памяти, введены сдвиговый регистр, блок регистровой памяти, четвертый дешифратор адреса, блок выбора максимального числа, вычитатель, преобразователь двоичного кода в число-импульсный, первый и второй генераторы импульсов, элемент

И, элемент задержки и третий сумматор, выход порядка результата устройства для вычисления быстрого преобразова- 55 ния Фурье подключен к информационному входу сдвигового регистра, информационный выход которого соединен с информационным входом блока регистровой памяти, информационный выход 60 которого подключен к первому информационному входу вычитателя и входу блока выбора максимального числа, выход которого соединен со.вторым информационным входом вычитателя, информа-65 ционный выход которого соединен с информационным входом преобразователя двоичного кода в число-импульсный, информационный выход которого соединен со входом запуска первого генератора импульсов, выход которого соединен1с управляющим входом второго блока памяти, выход переполнения второго сумматора соединен с первым входом третьего сумматора, входом запуска первого генератора импульсов, первым входом элемента И, входом элемента задержки и входом запуска второго генератора импульсов, выход которого соединен с управляющими входами регистров группы, информационные выходы которых подключены ко второму информационному входу второго сумматора, управляющий вход которого соединен с выходом элемента И, второй вход которого соединен с выходом элемента задержки, выход блока выбора соединен со вторым входом третьего сумматора, выход которого является выходом г-;орядка спектроанализатора, девятый выход распределителя импульсов соецинен со входом четвертого дешифратора адреса, выход которого соединен с адресным входом блока регистровой памяти, десятый, одиннадцатый, двенадцатый, тринадцатый и четырнадцатый выходы распределителя импульсов соединены соответственно с тактовым входом сдвигового регистра, тактовым входом блока выбора максимального числа, управляющим входам вычитателя, тактовым входом преобразователя двоичного кода в число-импульсный и третьим входом элемента

И, причем блок выбора максимального числа содерж т узел сравнения, элемент И и регистр, информационный выход которого является выходом блока выбора максимального числа и соединен с первым входом узла сравнения, выход которого подключен к первому входу элемента И, выход которого соединен с управляющим входом регистра, информационный вход которого объединен со вторым входом узла сравнения и является входом блока выбора максимального числа, второй вход элемента И является тактовым входом блока выбора максимального числа.

На фиг. 1 представлена схема спектроанализатора; на фиг. 2 — то же, блока синхронизации; на фиг.3 то же, блока выбора максимального чи сла.

Цифровой спектроанализатор содержит аналого-цифровой преобразователь (AUfi ) 1, блок памяти 2, устройство для вычисления быстрого преобразования Фурье 3, обрабатывающее данные в форме с поблочно главающей запятой, блоки буферной памяти ОЗУ 4 и 5, квадраторы б и 7, сумматор 8, блок памяти 9, сумматор 10, группу

1092518 регистров 11, дешифраторы адреса 12, 13 и 14, генераторы импульсов 15 и 16, элемент И 17, элемент задержки 18, сдвиговый регистр 19, блок регистровой памяти 20, дешифратор адреса 21, блок выбора максимального числа 22, вычитатель 23, преобразователь двоичного кода и число-импульсный код 24, сумматор (схему прибавления единицы)

25, блок индикации 26 и блок синхронизации 27, который содержит генера- 10 тор тактовых импульсов 28 и распределитель импульсов 29.

Блок 22 выбора максимального числа содержит узел 30 сравнения, элемент И 31 и регистр 32. 15

Спектроанализатор работает следующим образом.

На вход цифрового спектроанализатора подается случайный процесс х (1! . В результате вычислений получае т ся усредне нный э не рге ти чес к и и спектр этого процесса.

АЦП производит квантование случайного входного сигнала. В блок 2 записываются 4 входных последовательностей no N отсчетов в каждой. Далее обработка ведется в четыре этапа: вычисление ДПФ; вычисление энергетического спектра каждой последовательности; выравнивание порядков„" усреднение спектральных последовательностей.

Первый этап реализуется посредством устройства 3, которое поочередно вычисляет ДПФ каждой последовательности, описываемое формулой

К-1 2Й !

Х (к>=К (к + к (y}= (1(,;1 (е1 (е) . (е

i-=0 где х (l — отсчеты е -ой входной последовательности, е =1,L,,к=0,,й-1.

Действительные части спектральных отсчетов Х (E (К1 записываются в, блок 4, а мнимые части Х„((К} - в блок 5.

Поскольку вычисления ведутся с поблочно плавающей запятой, каждая последовательность Х((К I имеет свой порядок, который после умножения на 2 на сдниговом регистре 19 записывается в блок 20. 50

Умножение на 2 вызвано тем, что на втором этапе действительные и мнимые части спектральных отсчетов возводятся н квадрат с помощью первого и второго квадраторов. Затем резуль- 55 таты складываются в сумматоре и записываются в блок 9. Вычисление энергетического спектра каждой последовательности выражается формулой

2 (к)= Х (к) + Х (к

Е-1,(., К=O,g-q

Необходимость третьего этапа обусловле на тем, что последователь нос ти

Z(e (К) имеют разные порядки, которые перед усреднением спектральных последонательностей необходимо выран нять.

Выравнивание осуществляется к максимальному порядку, при этом элементы последовательности с меньшими порядками сдвигаются вправо на соответствующее число разрядов.

Сначала в блоке 22 выбора максимального числа находится максимальный порядок, который подается на вход нычитателя 23, а также подается на сумматор 25. Затем для каждой последовательности н вычнтателе 23 находится разность между максимальным поряд-. ком и порядком текущей последовательности. Полученное значение преобразуется в преобразователе 24 двоичного кода в число-импульсный, запускающий генератор импульсов 15 и элементы последовательност л сдвигаются на нужное число разрядон.

Четвертый этап выполняется на сумматоре 10, где суммируются одноименные отсчеты всех последовательностей

7((К Суммы накапливаются н группе регистров 11. Если в процессе суммирования частичной сумкою первых И -1 последонательностей с е -й последовательностью возникает переполнение, то процесс суммирования временно прерывается. Это осуществляется посредством размыкания элемента И 17 н цепи упранляющих импульсон, подавае õ на сумматор 10 от блока 27. На вход блока 9 и группы регистров 11 начинают подаваться импульсы QT генераторов импульсов 15 и 16. Производится сдвиг вправо на один разряд элементов Ы-й последовательности и всех последовательностей с номераьпл

Р . e < e 4(. в блоке 9, а также сдвиг накопленных сумм в групперегистров 11, Значение общего (максимального l порядка увеличивается на единицу в сумматоре 25. После формируемого н элементе задержки 18 временного интервала, затрачиваемого на осуществление сдвигов, элемент H 17 снова закрывается, и процесс суммирования возобновляется.

После завершения суммирования результаты вычисления усредненного энергетического спектра (массин мантисс н группе регистров 11 и порядок в сумматоре 25 I выводятся. на блок индикации.

Таким образом, данное изобретение позволяет увеличить скорость спектрального анализа по сравнению с прототипом в среднем на 15-20%.

1092518

1092518 дп

Рока дп Рака Ã7

Составитель A. Баранов

Редактор A.долинич Техред В.далекорей Корректор Л. Пилипенко

Заказ 325б/33 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, ° Раушская наб., д. 4/5

Филиал ППП "Патент", г„ужгород, ул.Проектная, 4