Микропрограммное устройство управления модуля вычислительной системы

 

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ МОДУЛЯ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее блок выборки адресных микрокоманд, блок выборки операционных микрокоманд, регистр передачи управления, первый буферный регистр, группу элементов ИЛИ, дешифратор и N групп элементов И, причем первый выход блока выборки адресных микрокоманд соединен с информационным входом блока выборки операщюнных микрокоманд , выход которого является первым информационным выходом устройства, входы элементов ИЛИ группы соединены с первым информационным входом устройства, выход первого буферного регистра соединен с первыми входами элементов И первой группы, выходы которых соединены с первым входом блока выборки, адресных микрокоманд, второй выхид которого соединен с информацион тым входом регистра передачи управления , информационный выход которого соединен с входом дешифратора, выходы которого соединены с первыми входа « элементов И i-й (i 3,W) группы, третий выход блока выборки адресных микрокоманд соединен с вторыми входами элементов И i -и группы, выходы которых являются вторыми информационными выходами устройства , отличающееся тем, что, с целью расширения области применения за счет реализации приоритетных дисциплин выполнения микропрограмм, в него введены блок приема, второй буферный регистр, М групп элементов И, блок сравнения , элемент НЕ, первый и второй одновибраторы, элемент эадержки, элемент ИЛИ, причем третий выход блока выборки адресных микрокоманд соединен с вторым входом блока выш с борки адресных микрокоманд и информационным входом второго буферного регистра, информационный выход которогю соединен с первыми входами элементов И i-и ( i N+1,W-2) группы , выходы которых соединены с информационным входом первого буферо ного регистра, четвертый выход бло2 ка выборки адресных микрокоманд соединен с информационным входом гистра передачи управления, информаЧ ционный выход которого соединен с входом элемента ИЛИ, выход которого соединен с входом первого одновибратора , выход которого соединен с входом установки в ноль регистра передачи з равпения, информационный выход которого соединен с первым входом блока сравнения, выход которого соединен с входом элемента НЕ, выход которого соединен с входом второго одновибратора, выход которого соединен с вторыми входами элементов И -и группы, третьим входом

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (11) 3m)G06 F

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОЧЙРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

Д(%Й b,i уч q): ЯД (21 ) 3538 705/18-24 (22) 11.01.83 (46) 150884. Бюл, t) 30 (72) В.С. Харченко, В.А. Мельников, С.Н. Ткаченко, Г.Н. Тимонькин и И.П. Барбаш (53) 681.32 (088.8) (56) 1. Хассон С. Микропрограммное управление, кн.1. М., "Мир", 1973.

2. Авторское свидетельство СССР

tt 596947, кл. G 06 F 9!22, 1978 (прототип). (54) (57) 1. МИКРОПРОГРАММНОЕ. УСТРОИСТВО УПРАВЛЕНИЯ МОДУЛЯ ВИЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее блок выборки адресных микрокоманд, блок выборки операционных микрокоманд, регистр передачи управления, первый буферный регистр, группу элементов ИЛИ, дешифратор и . N групп элементов И, причем первый выход блока выборки адресных микрокоманд соединен с информационным входом блока выборки операционных микрокоманд, выход которого является первым информационным выходом устройства, входы элементов ИЛИ группы соединены с первым информационным входом устройства, выход перво- го буферного регистра соединен с первыми входами элементов И первой группы, выходы которых соединены с первым входом блока выборки, адресных микрокоманд, второй выход .которого соединен с информационным входом регистра передачи управления, информационный выход которого соединен с входом дешифратора, выходы которого соединены с первыми входам элементов И 1 -й (1 З,Й) У группы, третий выход блока выборки адресных микрокоманд соединен с вторыми входами элементов И 1 -й группы, выходы которых являются вторыми информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет реализации приоритетных дисциплин выполнения микропрограмм, в него введены блок приема, второй буферный регистр, IA групп элементов И, блок сравнения, элемент НЕ, первый и второй одновибраторы, элемент задержки, элемент ИЛИ, причем третий выход блока выборки адресных микрокоманд соединен с вторым входом блока выборки адресных микрокоманд и информационным входом второго буферного регистра, информационный выход которого соединен с первыми входами элементов И l -й (i = 11 +1, hh-2) группы, выходы которых соединены с информационным входом первого буферного регистра, четвертый выход блока выборки адресных микрокоманд соединен с информационным входом ре» гистра передачи управления, информационный выход которого соединен с входом элемента ИЛИ, выход которого соединен с входом первого одновибратора, выход которого соединен с входом установки в ноль регистра передачи управления, информационный выход которого соединен с первым вхо- дом блока сравнения, выход которого соединен с входом элемента НЕ, выход которого соединен с входом второго одновибратора, выход которого соединен с вторыми входами элемен:тов И 1 -й группы, третьим входом

11 блока выборки адресных микрокоманд, управляющим входом блока приема и входом элемента задержки, выход которого соединен с первыми входами элементов И (И+М-1 )-ой группы, выходы которых соединены с четвертью входом блока выборки адресных микрокоманд, пятый выход которого соединен с синхронизирующим входом блока выборки операционных микрокоманд, шестой выход блока выборки адресных мнкрокоманд соединен с вторыми входами элементов И первой группы, входом установки в ноль второго буферного регистра и синхронизи+. рующим входом блока приема, выходы элементов ИЛИ группы соединены с информационным входом блока приема, первый выход которого соединен с вторым входом блока сравнения и вторыми входами элементов И (N+M-1)-й группы, входы элементов И (N+hh)-й группы являются вторым информационным входом устройства, второй выход блока приема оединен с вторыми входами элементов И (N+h1) — и группы, выходы которых соединены с пятым входом блока выборки адресных микрокоманд, шестой и седьмой входы которого являются соответственно третьим и четвертым информационными входами устройства, информационный выход регистра передачи управления соединен с первыми входами элементов И второй группы, информационный выход регистра передачи управления соединен с третьими входами элементов И второй и (й+М-1)-й групп, выходы дешифратора соединены с вторыми входами элементов И второй группы, выходы которых являются вторымн информационными выходами устройства.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок выборки адресных микрокоманд содержит группу элементов ИЛИ, группу сумматоров по модулю два, регистр адреса, дешифратор адреса, узел памяти адресных микрокоманд, элемент задержки, причем выходы элементов ИЛИ группы соединейы с информационным входом регистра и первыми входами сумматоров по модулю два группы, выходы которых соединены с информационным входом регистра адреса, информационный выход которого соединей с входом дешифратора адреса, выход которого соединен с ад08447 р ес ным входом узла памяти адресных микрокоманд, выход адреса операционных микрокоманд которого является первым выходом блока выборки адресных микрокоманд, первые входы элементов ИЛИ группы являются первым входом блока, выход адреса передачи управления узла памяти адресных микрокоманд является вторым выходом блока выборки адресных микрокоманд, вторые входы элементов ИЛИ группы являются вторым входом блока, выход адреса очередной микрокоманды узла памяти адресных микрокоманд является третьим выходом блока, вход установки в ноль регистра адреса является третьим входом блока, выход кода приоритета узла памяти адресных микрокоманд является четвертым выходом блока, третьи и четвертые входы элементов ИЛИ группы являются соответственно четвертым и пятым входами блока, вторые входы сумматоров по модулю два группы являются шестым входом блока, синхронизирующий вход дешифратора адреса и вход элемента задержки объединены и являются седьмым входом блока, выход элемента задержки является пятым выходом блока, выход окончания выполнения микропрограммы узла памяти адресных микрокоманд является шестым выходом блока.

3. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок выборки операционных микрокоманд содержит регистр адреса, дешифратор адреса, узел памяти операционных микрокоманд, причем информационный выход регистра адреса соединен с входом дешифратора адреса, выход которого соединен с адресным входом узла памяти операционных мчкрокоманд, выход которого является выходом блока, информационный вход регистра адреса является информационным входом блока, синхронизирующий вход дешифратора адреса является синхронизирующим входом блока.

Устройство по п.1, о т л ич а ю щ е е с я тем, что блок приема содержит группу из К (где Кглубина очереди) регистров приема, К+1 групп элементов ИЛИ, Н -1 групп элементов И, группу одновибраторов, демультиплексор, триггер управления, два элемента И, элемент задерж.

1108447 ки, информационный вход демультиплексора является информационным входом блока, первый выход демультиплексора соединен с информационным 1 входом первого регистра приема, } -й (1 = 2, K ) выход демультиплексора соединен с первыми входами элементов ИЛИ (1-1)-й группы, выходы которых соединены с информационными входами (i -1)-ro регистра приема, инверсный выход которого соединен соответственно с входами элементов И групп, выходы i-x элементов И групп соединены с -м разрядом управляю" щего входа демультиплексора, первым входом первого элемента И н входом

j-ro 1 j = 1, К -1) элемента И групп, выходы демультиплексора соединены соответственно с входами элементов ИЛИ -й группы, выходы которых соединены со входами соответствующих одИзобретение относится к автоматике и вычислительной технике и может быть использовано при построении управляющих и вычислительных систем с использованием множества однотип- 5 ных микропрограммных управляющих устройств для организации мультипрограммного режима обработки информации.

Известно микропрограммное устрой- 1ц ство управления, содержащее блок памяти микрокоманд, регистр микрокоманды, регистр адреса микрокоманды и дешифратор микрокоманды f1 ).

Недостатком устройства является необходимость наличия большого количества регистров возврата и элементов связи этих регистров с регистром адреса микрокоманды лри организации возврата иэ микропрограмм, что при™

20 водит к излишним затратам оборудования. Кроме того, невозможна передача управления аналогичному микропрограммному устройству управления

25 что ограничивает функциональные возможности устройства.

Наиболее близким к предлагаемому по технической сущности является микропрограммное устройство управленовибраторов группы, выходы которых соединены с первыми входами соответствующих элементов ИЛИ (k+1) "й группы, выходы которых соединены с синхронизирующими входами соответствующих регистров приема группы, единичный вход триггера управления является управляющим входом блока, единичный выход триггера управления соединен с первым входом второго элемента И, второй вход которого является синхронизирующим входом блока, выход второго элемента И соединен с вторыми входами элементов ИЛИ (1+1)-й группы и входом элемента задержки, выход которого соединен с нулевым входом триггера управления, выход первого элемента И является вторым выходом блока приема, выход

1-ro регистра приема является первым выходом блока приема. ния, содержащее запоминающий блок адресных микрокоманд, запоминающий блок операционных микрокоманд, регистр передачи управления, буферный регистр, два блока элементов И, блок элементов ИЛИ, дешифратор и группу блоков элементов И, причем первый выход запоминающего блока ад1 ресных микрокоманд соединен с информационным входом запоминающего блока операционных микрокоманд, выход которого является первым выхо- дом устройства, первый вход устройства соединен с входом блока элементов ИЛИ, выход буферного регистра соединен с первыми входами первого блока элементов И, выход которого соединен с первым входом запоминающего блока адресных микрокоманд, второй выход запоминающего блока адресных микрокоманд соединен с информационным входом регистра лередачи управления, выход которого соединен с входом дешифратора, выходы дешифратора соединены с первыми входами группы блоков элементов И, третий выход запоминающего блока адресных микрокоманд соединен с вторыми входами группы бло"

1108447 ков элементов И, выходы которой являются вторыми выходами устрой- . ства (2 j.

Недостатком известного устройства является узкая область применения, что обусловлено отсутствием возможности передачи управления другому микропрограммному устройству, занятому обработкой .микрокоманд., реализации мультипрограммного режима работы прерыванием процесса обработки микрокоманд при обращении другого устройства на обработку микрокоманд, запуска нового своего процесса после передачи управления в зависимости от адреса микрокоманды, выданной на управление (обработку) другому аналогичному микропрограммному устройству системы или выполнения перехода на обработку автономных микропрограмм.

Цель изобретения — расширение области применения за счет реализации приоритетных дисциплин выполнения микропрограмм.

Поставленная цель достигается тем, что в микропрограммное устройство управления модуля вычислительной системы, содержащее блок выборки адресных микрокоманд, блок выборки операционных микрокоманд, регистр . передачи управления, первый буферный регистр, группу элементов ИЛИ, дешифратор и N групп элементов И, причем первый выход блока выборки адресных микрокоманд соединен с информационным входом блока выборки операционных микрокоманд, выход ко. торого является первым информационным выходом устройства, выходы элементов ИЛИ группы соединены с первым информационным входом устройства, выход первого буферного регистра соединен с первыми входами элементов И первой группы, выходы которых соединены с первым входом блока выборки адресных микрокоманд, второй выход которого соединен с информационным входом регистра передачи управления, информационный выход которого соединен с входом дешифратора, выходы которого соединены с первыми входами элементов И 1- и (i = 3,11) группы, третий выход блока выборки адресных микрокоманд соединен с вторыми входами элементов И i -й группы, выходы которых являются вторыми информационными выходами устройства, введе50

45 ны блок приема, второй буферный регистр, М групп элементов И, блок сравнения, элемент НЕ, первый и второй одновибраторы, элемент задержки, элемент ИЛИ, причем третий выход блока выборки адресных микрокоманд соединен с вторым входом блока выборки адресных микрокоманд и информационным входом второго буферного регистра, информационный выход которого соединен с первыми входами элементов И i--й "(I = М +1, М -2) группы выходы которых соединены с информационным входом первого буферного регистра, четвертый выход блока адресных микрокоманд соединен с информационным входом регистра передачи управления, информационный выход которого соединен с входом элемента ИЛИ, выход которого соединен с входом первого одновибратора, выход которого соединен с входом установки в ноль регистра передачи управления, информационный выход которого соединен с первым входом блока сравнения, выход которого соединен с входом элемента НЕ, выход которого соединен с входом второго одновибратора, выход которого соединен с вторыми входами элементов И

i -й группы, третьим входом блока выборки адресных микрокоманд, управляющим входом блока приема и входом элемента задержки, выход которого соединен с первыми входами элементов И (N+hh-1)-й группы, выходы которых соединены с четвертым входом блока выборки адресных микрокоманд, пятый выход которого соединен с синхронизирующим входом блока выборки операционных микрокоманд, шестой выход блока выборки адресных микрокоманд соединен с вторыми входами элементов И первой группы, входом установки в ноль второго буферного регистра и синхронизирующим входом блока приема, выходы элементов ИЛИ группы соединены с информационным входом блока приема, первый выход которого соединен с вторым входом блока сравнения и вторыми входами элементов И (М+М-1)-й группы, входы элементов И (й+М)-й группы являются вторым информационным входом устройства, второй выход блока приема соединен с вторыми входами элементов И (51+ho-й группы, выходы которых соединены с пятым

1108447 входом блока выборки адресных микрокоманд, шестой и седьмой входы которого являются соответственно третьим и четвертым информационными входами устройства, информационный выход регистра передачи управления соединен с первыми входами элементов И второй группы, информационный выход регистра передачи управления соединен с третьими входами элементов И второй и (М+М-1)-й групп,выходы дешифратора соединены с вторыми входами элементов И второй группы, выходы которых являются вторыми информационными выходами устройства.

При этом блок выборки адресных микрокоманд содержит группу элементов ИЛИ, группу сумматоров по модулю два, регистр адреса, дешифратор адреса, узел памяти адресных микрокоманд, элемент задержки, причем выходы элементов ИЛИ группы соединены с информационнМм входом регистра адреса и первыми входами сумматоров по модулю два группы, выходы которых соединены с информационным входом регистра адреса, информационный выход которого соединен с

30 входом дешифратора адреса, выход которого соединен с адресным входом узла памяти адресных микрокоманд,выход адреса операционных микрокоманд которого является первым выходом блока выборки адресных микрокоманд, первые входы элементов ИЛИ группы являются первым входом блока, выход адреса передачи управления узла памяти адресных микрокоманд является вторым выходом блока выборки адрес40 ных микрокоманд, вторые входы элементов ИЛИ группы являются вторым входом блока, выход адреса очередной микрокоманды узла памяти адресных микрокоманд является третьим

45 выходом блока, вход установки в ноль регистра адреса является третьим входом блока, выход кода приоритета узла памяти адресных микрокоманд яв" ляется четвертым выходом блока, третьи и четвертые входы элементов ИЛИ группы являются соответственно четвертым и пятым входами блока, вторые входы сумматоров по модулю два группы являются шестым входом 55 блока, синхронизирующий вход дешифратора адреса и вход элемента задержки объединены и являются седьмым входом блока, выход элемента за держки является пятым выходом блока, выход окончания выполнения микропрограммы узла памяти адресных микрокоманд является шестым выходом блока.

Кроме того, блок выборки операционных микрокоманд содержит регистр адреса дешифратор адреса,узел памяти операционных микрокоманд,причем информационный выход регистра адреса соединен с входом дешифрато" ра, выход которого соединен с адресным входом узла памяти операционных микрокоманд, выход которого явля" ется выходом блока информационный

J вход регистра адреса является информационным входом блока, синхронизирующий вход дешифратора адреса является синхронизирующим входом блока .

Блок приема содержит группу из (где К - глубина очереди) регистров приема, К+1 групп элементов ИЛИ, k-1 групп элементов И, группу одновибраторов, демультиплексор, триггер управления, два элемента И, элемент задержки, информационный вход демультиплексора является информационным входом блока, первый выход демультиплексора соединен с информационным входом первого регистра приема,,i-é (1 2,K) выход демуль" типлексора соединен с первыми входами элементов ИЛИ (1-1)-й группы, выходы которых соединены с информационными входами (1-1)-го регистра приема, инверсный выход которого соответственно с входами элементов И групп, выходы 1-х элементов И групп соединены с 1-м разрядом управляющего входа демуль" тинлексора, первым входом перво-. го элемента И и входом -ro (j 1

К-1) элемента И групп, выходы демультиплексора соединены соответственно с входами элементов ИЛИ

К-й группы, выходы которых соединены с входами соответствующих одновибраторов группы, выходы которых соединены с первыми входами соответствующих элементов ИЛИ (В+1)-Й группы, выходы которых соединены с синхронизирующими входами соответствующих регистров приема группы, единичный вход триггера yapasления является управляющим входом блока, единичный выход триггера

1108447 8 тов ИЛИ 4, блок 5 приема, буферный регистр 6, группу элементов И 7, буферный регистр 8, группу элементов И 9, блок 10 сравнения, элемент НЕ 11, одновибратор 12, элемент

13 задержки, группу элементов И 14, дешифратор 15, элемент ИЛИ 16, N-групп элементов И 17, 1-17, одновибратор 18, М групп элементов И

10 19.1-19. N группу элементов И 20.

На фиг.1 обозначены информационный вход 21 устройства, пятый вход .22 блока выборки адресных микрокоманд, информационные входы 23, 24 и

15 25 устройства, информационные выходы

26 и 27 устройства, второй 28,первый

29, четвертый 30, третий 31 входы блока выборки адресных микрокоманд, первый 32, пятый 33, третий 34, шесЮ той 35, второй 36, четвертый 37 выходы блока выборки адресных микрокоманд.

Блок 1 выборки адресных микрокоманд (фиг.2) содержит группу элементов ИЛИ 38, группу сумматоров

39. 1-39. K по модулю два, регистр

40 адреса, дешифратор 4 1 адреса, элемент 42 задержки, узел 43 памяти адресных микрокоманд.

3р Блок 2 выборки операционных микрокоманд (фиг.3) содержит регистр

44 адреса, дешифратор 45 адреса и узел 46 памяти операционных микрокоманд.

Блок 5 приема (фиг.4) содержит демультиплексор 47 с входами 48 и

49, группу из K регистров 50.1-50.К приема (где K — глубина очереди), группу элементов И 51.1-51.К группы

4р элементов ИЛИ 52.1-52. К группу одновибраторов 53.1-53.К группу элементов ИЛИ 54 . 1-54 . К К-1 групп элементов ИЛИ 55.1-55.(K-1), элемент И 56, триггер 57 управления, 4 элемент И 58, элемент 59 задержки.

7 управления соединен с первым входом второго элемента И, второй вход которого является синхронизирующим входом блока, выход второго элемента И соединен с вторыми входами элементов ИЛИ (1+1)-й группы и входом элемента задержки, выход которого соединен с нулевым входом триггера управления, выход первого элемента И является вторым выходом блока приема, выход i -го . регистра приема является первым выходом блока приема.

Предлагаемое устройство позволяет задавать коды приоритета микропрограмм, выполняемых модулем системы, а также коды приоритета поступивших на обслуживание запросов от аналогичных микропрограммных устройств управления. Кроме того,оно дает возможность задавать абсолютный приоритет отдельных участков выполняемой микропрограммы. Кажцая из выполняемых микропрограмм М; (i = 1,m) имеет определенный приоритет Р (; = 1, ) выполнения для осуществления анализа, какую из микропрограмм (свою или поступившего запроса) выполнять устройству.

Отдельные участки выполняемой микропрограммы имеют абсолютный приоритет выполнения, т.е. в том случае, когда устройство выходит на обработку такого участка, поступивший запрос на обработку не прерывает выполняемой микропрограммы с более низким приоритетом до окончания обработки участка микропрограммы с абсолютным приоритетом.

На фиг.1 представлена функциональная схема предлагаемого микропрограммного устройства управления; на фиг.2 — функциональная схема блока выборки адресных микрокоманд; на фиг.3 - функциональная схема блока выборки операционных микрокоманд; на фиг.4 — функциональная схема блока приема; на фиг.5 — пример выполнения j-й задачи системой из трех аналогичных микропрограммных устройств

О управления Г23; на фиг.5 Ь вЂ” то же,для системы из данных микропрограммных устройств управления.

Иикропрограммное устройство управления содержит (фиг.1) блок 1 выборки адресных микрокоманд, блок 2 выборки операционных микрокоманд, регистр 3 передачи управления, группу элеменРабота предлагаемого микропрограммного устройства управления возможна в трех режимах: обработки собственных микропрограмм, выдачи адреса и приоритета микропрограмм на обработку аналогичным микропрограммным устройством управления, обработки микрокоманд по запросу с другого аналогичного устройства.

В исходном состоянии элементы памяти устройства находятся в нулевом состоянии.

25

9 11

Работа устройства в режиме обработки собственных микропрограмм осуществляется следующим образом.

Вначале подают на вход 21 устройI ства код операции, определяющий начальный адрес микропрограммы. Так как блок 5 приема находится н нулевом состоянии (нет запросов с других устройств на обработку), сигнал с третьего выхода этого блока разрешает прохождение со входа 21 начального адреса выполняемой микропрограммы через группу элементов И 20 и группу элементов ИЛИ 38 на информационный вход регистра 40 адреса блока 1 выборки операционных микрокоманд. После прихода на синхронизирующий вход дешифратора 4 1 адреса импульса с входа 24 происходит выборка управляющей информации из узла 43 памяти по адресу, записанному в регистре 40 адреса. С узла 43 памяти считывается микроко.манда, формат которой определяет адрес операционной микрокоманды (выход 32), косвенный адрес следующей адресной микрокоманды (выход 34) идентификатор (признак-метка) окончания выполнения микропрограммы (выход 35), адрес передачи управления (выход 36) и код приоритета выполняемой микропрограммы (выход 37).

Код адреса операционной микрокоманды с выхода 32 записывается в регистр 44 адреса (фиг.3) блока 2.

По тактовому импульсу, приходящему с задержкой на элементе 42 задержки блока выборки адресных микрокоманд с ныхоца 33 на синхронизирующий вход девтифратора 45 адреса, считывается операционная микрокоманда на узле 46 памяти на управление, например, арифметико-логическим устройством процессора или другим операционным блоком средств обработки информации.

Кроме того, по первой адресной микрокоманде с выхода 37 блока 1 на информационный вход регистра 3 передачи управления записывается код приоритета выполняемой микропрограммы.

Код адреса следующей адресной микрокоманды, снимаемый с выхода 34 блока 1, содержит постоянную А и переменную Апер части. Переменная часть кода адреса следующей адресной микрокоманды определяет мо7 10 дифицируемую часть адреса поступающими логическими условиями на вход

23 блока 1 выборки адресных мнкрокоманд. Код косвенного адреса следующей адресной микрокоманды с выхода 34 поступает на вход 28 и через группу элементов 38 записывается в регистр 40 адреса. Поступающие с входа 22 логические условия модифицируют переменную часть кода на группе сумматоров 39. 1-39. К по модулю два. В зависимости от поступивших логических условий в регистре 40 адреса формируется адрес очередной адресной микрокоманды, который с приходом импульса с входа

23 устройства производит выборку новой адресной микрокоманды иэ узла

43 памяти блока t выборки адресных микрокоманд, и устройство функционирует аналогичным образом.

В определенных участках микропрограммы могут находиться микрокоманды, осуществляющие выдачу запроса на обработку микропрограмм аналогичным устройствам управления с определенным приоритетом.

Работа устройства в режиме выдачи запроса заключается в следующем.

При необходимости передачи управления другому аналогичному микропрограммному устройству н формате . микрокоманды с узла 43 памяти блока i считынается информация об адресе следующей микрокоманды с выхода 34 на вход 28 блока 1, код устройства, которому необходимо передать управление с выхода 36, код адреса микропрограммы, с которого устройство должно начать обработку, поступает с выхода 34 на входы N ° групп элементов И 17.1 — 17.N Кроме того, с выхода 37 блока выборки адресных микрокоманд считывается код приоритета, с которым должен быть выполнен выдаваемый запрос. Код устройства передачи управления и код приоритета запроса с выходов 36 и 37 блока выборки адресных микрокоманд записываются в регистр 3 передачи управления. При выполнении микрокоманды передачи управления в поле 30 регистра 3 записывается метка-признак, которая поступает на вход группы элементов И 7 и вход группы элементов И 14 и запрещает тем самым перезапись информации соответственно из буферного регистра б в буферный регистр 8, а также из блока 5 при25

Запрос на обработку с других аналогичных микропрограммных уст35 ройств управления приходит на вход

25 устройства. Код запроса на обработку состоит из двух частей: кода адреса микрокоманды, с которой

40 необходимо начать обработку микропрограмм, и кода приоритета выполнения запроса.

Код запроса с входа 25 устройства через группу элементов ИЛИ 4

45 поступает на информационныйвход

49 демультиплексора 47 блок 5 приема (фиг.4).

Блок 5 приема организует очередь обработки запросов типа "первым пришел - первым обслужен". Так как до прихода запроса очередь пуста,на нулевых выходах регистров 50.1-50. К приема имеются высокие потенциалы, которые поступа1от на входы элементов И 51 ° 1-5.1,К Однако первый поступивший запрос поступает через группу элементов KTM 55.(1(-1) на информационный вход регистра 50.K приема, 11 110844 ема на вход 30 блока 1 выборки адресных микрокоманд.

Код выбора устройства с выхода 31 регистра 3 передачи управления поступает на входы дешифратора 15, на 5 соответствующем выходе которого появляется сигнал, который, поступая на входы групп элементов И 17.1-17.N и 19.1-19.N разрешает прохождение кода микропрограммы и кода приоритета на выход 27 устройства.

Одновременно с выдачей запроса на выход 27 устройства код выбора устройства с поля 3.1 регистра 3 передачи управления поступает на 15 вход элемента ИЛИ 16, на выходе которого появляется сигнал логической единицы. Этот сигнал на одновибраторе 18 с задержкой на время выдачи запроса с выхода 27 устройства формирует импульс, который с выхода одновибратора 18 обнуляет регистр 3 передачи управления. Тем самым, заканчивается выполнение микрокоманды передачи управления. Так как в регистр 40 адреса одновременно с выдачей микрокоманды запроса был записан адрес очередной микрокоманды, устройство переходит к ее выполнению описанным образом. 30

Работа устройства в режиме обработки запроса осуществляется следующим образом.

12 так как управляющий сигнал с выхода элемента И 5 1. K запрещает формирование других управляющих сигналов.

При записи кода запроса в регистр

50.К с выхода элемента И 51.K сигнал логического нуля разрешает запись очередного кода запроса в последующий регистр 50.(К-1) приема.

Аналогичным образом формируется очередь запросов, Код приоритета поступившего запроса поступает с выхода регистра

50.К блока 5 приема на вход блока

10 сравнения, В процессе работы микропрограммногс устройства управления код приоритета выполняемой микропрограммы с второго поля регистра 3 передачи управления сравнивается с кодом приоритета поступившего запроса, записанного в первом поле блока 5 приема. Сравнение кода приоритета выполняемой микропрограммы с кодом приоритета запроса на обработку происходит на блоке 10 сравнения.

Блок 10 сравнения реализует функцию сравнения путем последовательного сравнения разрядов кодов приоритетов, начиная от старших.

Если в рязряде 1 = 1 и имеем a b

У 1 1

10, то отношение R >В истинно (A — код приоритета обрабатываемой микропрограммы, В " код приоритета запроса) . Если а; Ь1 = 00 или 11, то значение отношения определяется путем анализа значений в следующем младшем разряде.

Определим логическую функцию, на основе которой может быть вычислено .значение двоичной переменной 5 представляющей отношение Л ) S. Пусть

9; переменная, принимающая значение "1", если факт истинности отношения вытекает из анализа значений в разряде, Из правила сравнения. Ь1 при

1 1

1 юЪ; при 1=оп где Р1„= 1Г2 -.- 11 - признак равенства значений кодов в разрядах от 1 до 1-1 включительно, а г определяется как г =БД Ч а.Ь или

j -(1 Ъл- Ь1) .

Если 51 = 1, то и 5= 1, т.е.

5=S Ч5 Ч ...S и

13

110844 7

20

Таким образом, если код приоритета выполняемой микропрограммы больше кода приоритета запроса, то на выходе блока 10 сравнения имеется сигнал логической единицы. В этом случае пре- 5 рывания выполняемого процесса не пр оис ходит .

Если код приоритета в запросе больше кода приоритета обрабатываемой (собственной) микропрограммы, то на выходе блока 10 сравнения появляется сигнал логического нуля и по перепаду на элементе НЕ 11 на выходе одновибратора 12 появляетсй импульс. Этот импульс поступает 15 на входы группы элементов И 7 и осуществляет тем самым перезапись адреса очередной микрокоманды прерванной микропрограммы из буферного регистра 6 в буферный регистр 8.

В буферном регистре 6 хранятся

L коды адресов очередных адресных микрокоманд во время выполнения микрокоманд. Поэтому код очередной (не выданной на обработку из-за 25 прерывания) адресной микрокоманды переписывается в буферный регистр

8, где хранится на время обработки запроса.

Одновременно с перезаписью кода З0 адреса очередной (невыполненной) адресной микрокоманды в буферный регистр 8 сигнал с выхода одновибратора 12 поступает через вход 31 блока 1 выборки адресных микро35 команд на вход установки в ноль регистра 40 адреса, который обнуляется. Сигнал с выхода одновибратора 12 через элемент 13 задержки поступает на первые входы группы элементов И 14 и разрешает прохождение кода адреса микрокоманды, с которой необходимо начать выполнение микропрограммы запроса, на вход 30 блока I выборки адресных микрокоманд. Кроме того, сигнал с выхода одновибратора 12 поступает на управляющий вход блока 5 приема и переводит триггер 57 управления в единичное состояние. 50

Адрес поступившего запроса записывается с входа 30 через группу элементов ИЛИ 38 в регистр 40 адреса, и работа микропрограммного устройства управления начинается в

55 режиме обработки запроса аналогично тому, как проходит обработка

"собственных" микрокоманд.

По окончании процесса обработки микропрограммы по запросу с выхода

35 блока 1 выборки адресных микрокоманд выдается метка окончания выполнения микропрограммы. Данная метка обнуляет буферный регистр 6 и, поступая на входы группы элементов И 9, разрешает перезапись о коде адреса микрокоманды, невыполненной вследствие прерывания, из буферного регистра 8 в регистр 40 адреса. По окончании выполнения микропрограммы запроса метка с выхода 35 поступает на синхронизирующий вход блока 5 приема. Сигнал с синхронизирующего входа этого блока через элементы И 58 и ИЛИ 54 . 1-54 .К поступает на синхронизирующие входы регистров 50.1-50.I(приема. Таким образом, после выполнения запроса очередь продвигается вперед. Далее устройство продолжает работу в одном из перечисленных режимов.

В процессе выполнения микропрограммы отдельные участки выполняемой микропрограммы имеют абсолютный приоритет, т.е. эти участки не могут быть прерваны. В этом случае в последней микрокоманде перед участком абсолютного приоритета с выхода

37 блока 1 выборки адресных микрокоманд записывается в поле 3.2 регистра

3 передачи управления код абсолютного приоритета.При выходе из участка абсолютного приоритета в поле 3.2 регистра

7 передачи управления заносится код выполняемой программы.

По окончании выполнения микропрограммы и микропрограмм запроса с выхода 35 блока 1 выборки адресных микрокоманд поступает сигнал на обнуление буферного регистра 6,, элементы памяти устройства в нулевом (исходном) состоянии. Микропрограммное устройство управления готово к выполнению новых микропрограмм.

Таким образом, реализация передачи управления другому микропрограммному устройству, занятому обработкой микрокоманд, осуществление прерывания процесса обработки микрокоманд при запросе на выполнение микро программы с более высоким приоритетом, а также продолжение процесса обработки микрокоманд после выдачи запроса позволяет расширить область применения микропрограммного устройства управления.

1!08447

glue 1

1!08447

1108447

Составитель А. Баранов

Редактор Л. Апексеенко Техред JI. Мартящова Корректор О. Тигор

Заказ 5866/35

Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

f13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4