Устройство для вычисления полинома второй степени

 

1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОЛИНОМА ВТОРОЙ СТЕПЕНИ, содержащее первый и второй регистры сдвига, сумматор, два элемента И, элемент ИЛИ, элемент задержки, триггер, блок синхронизации, причем инверсный выход триггера соединен с первым входом первого элемента И, вторбй вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен через элемент задержки, с прямым выходом триггера, выход второго регистра сдвига соединен с вторым входом элемента ИЛИ и входом сброса триггера , выход первого элемента И соединен с входом сдвига второго регистра сдвига, выход первого регистра сдвига соединен с входом первого операнда сумматора, выход которого соединен с входом сдвига первого регистра сдвига, первый вход блока синхронизации соединен с входами синхронизации первого и второго регистров сдвига, входы сброса которых соединены с вторым выходом блока синхронизации, третий вход которого соединен с первым входсж второго элемента И, отличающееся тем, что, с целью сокращения объема оборудования, в него введены два формирователя импульсов, два тактователя импульсов, второй и третий элементы ИЛИ, третий, четвертый и пятый элементы И, элемент НЕ, элемент задержки , причем четвертый выход блока синхронизации соединен с управляющими входами первого и второго формирователей импульсов, информационные входы которых соединены соответственно с первым и вторым информационными входами устройства, выход первого формирователя импульсов соединен с первыми входами второго элемента ИЛИ и третьего элемента И, вторые входы которых соединены с вы (Л ходом второго формирователя импульсов, выходы второго элемента ИЛИ и третьего элемента И соединены соответственно , с управляющими входами первого и второго тактователей импульсов , информационные входы первого и второго тактователей импульсов соединены с пятым выходом блока синсо и хронизации, выход второго регистра сдвига соединен через второй элемент задержки с первым входом четвертого О9 элемента И, второй вход четвертого элемента И соединен с вторым входом второго элемента И, с входом элемента НЕ и первым выходом второго тактователя импульсов, второй выход которого соединен с информационным входом триггера, выход первого тактователя импульсов соединен с первым входом пятого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй и третий входы которого соединены соответственно с выходами второго и чет

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1109743

Все) G 06 F 7/544

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ1Ф (21) 3571596/18-24 (22) 16.02.83 (46) 23.08.84. Бюл. N 31 (72) P..Ë.Áàðàíîâ (71) Ордена Ленина институт кибернетики им. В.М.Глушкова (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

У 826345, кл. G 06 F 7/552, 1980.

2. Авторское свидетельство СССР по заявке М - 34 11857/24, кл. G 06 F 7/552, 1982 (прототип). (54) (57) 1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОЛИНОИА ВТОРОЙ СТЕПЕНИ, содержащее первый и второй регистры сдвига, сумматор, два элемента И, элемент ИЛИ, элемент задержки, триггер, блок синхронизации, причем инверсный выход триггера соединен с первым входом первого элемента И, вторбй вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен через элемент задержки. с прямым выходом триггера, выход второго регистра сдвига соединен с вторым входом элемента ИЛИ и входом сброса триггера, выход первого элемента И соединен с входом сдвига второго регистра сдвига, выход первого регист. ра сдвига соединен с входом первого операнда сумматора, выход которого соединен с входом сдвига первого регистра сдвига, первый вход блока синхронизации соединен с входами син, хронизации первого и второго регистpos сдвига, входы сброса которых соединены с вторым выходом блока синхронизации, третий вход которого соединен с первым входом второго элемента И, о т л и ч а ю щ е е с я тем, что, с целью сокращения объема оборудования, в него введены два формирователя импульсов, два тактователя импульсов, второй и третий элементы ИЛИ, третий, четвертый и пятый элементы И, элемент НЕ, элемент задержки, причем четвертый выход блока синхронизации соединен с управляющими входами первого и второго формирователей импульсов, информационные входы которых соединены соответственно с первым и вторым информационными входами устройства, выход первого формирователя импульсов соединен с первыми входами второго элемента ИЛИ и третьего элемента И, Я вторые входы которых соединены с выходом второго формирователя импуль сов, выходы второго элемента ИЛИ и третьего элемента И соединены соответственно с управляющими входами первого и второго тактователей импульсов, информационные входы первого и второго тактователей импульсов соединены с пятым выходом блока синхронизации, выход второго регистра сдвига соединен через второй элемент задержки с первым входом четвертого рфЬ элемента И, второй вход четвертого (ф элемента И соединен с вторым входом второго элемента И, с входом элемента НЕ и первым выходом второго тактователя импульсов, второй выход которого соединен, с информационным входом триггера, выход первого тактователя импульсов соединен с первым входом пятого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй и третий входы которого соединены соответственно с выходами второго и чет11 вертого элементов И, выход элемента ИЛИ соединен с входом второго операнца сумматора, второй и третий входы пятого элемента И соединены соответственно с выходом элемента HE и выходом второго регистра сдвига.

2.. Устройство по п, 1, о т л и— ч а ю щ е е с я тем, что тактователь импульсов содержит два элемента И-НЕ. элемент ИЛИ, два элемента НЕ, причем информационный вход тактователя импульсов соединен c первым входом элемента ИЛИ и первым

09743 входом первого элемента И-НЕ, выход которого соединен через первый элемент НЕ с вторым выходом тактователя импульсов, первый выход которого сое динен с выходом второго элемен» та И-НЕ и вторым входом первого элемента И-НЕ, выход которого соединен: с первым входом второго элемента И-НЕ, второй вход которого соеди- нен с выходом элемента ИЛИ, второй вход которого сое",инеи с выходом второго элемента !Е, вход которого соединен с управляющим входом тактователя импульсов.

Изобретение относится к автоматике и вычислительной технике и предназначено для возведения в квадрат либо для умножения двух величин, представленных в цифровой или аналоговой форме представления информации.

Известен квадратор, содержащий два регистра сдвига, сумматор, два элемента задержки, триггер, два элемента ИЛИ и элемент И (1 J. 10

Недостаток такого устройства ограниченность функциональных возможностей, так как оно не позволяет выполнить умножение двух величин, представленных в цифровой или анало- 15 говой форме представления информацни.

Наиболее близким к предлагаемому по технической сущности является устройство для вычисления полинома второй степени, содержащее первый и 20 второй регистры сдвига, сумматор, два элемента И, элемент ИЛИ, элемент задержки, триггер, блок синхронизации, причем инверсный выход триггера соединен с первым. входом первого эле-25 мента И, второй вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен через элемент задержки с прямым выходом триггера, выход второго регистра О сдвига соединен с вторым входом. элемента ИЛИ и входом сброса треггера, выход первого элемента И соединен с входом сдвига второго регистра сдвига, выход первого регистра сдви- З5

ra соединен с входом первого операнда сумматора, выход которого соеди3 нен с входом сдвига первого регистра сдвига, первый выход блока синхронизации соединен с входами синхронизации первого и второго регистров сдвига, входы сброса которых соединены с вторым выходом блока синхронизации, третий выход которого соединен с первым входом второго элемента И j2).

Недостатком известного устройства является большой объем оборудования.

Цель изобретения †. сокращение объема оборудования.

Поставленная цель достигается тем, что в устройство, содержащее первый и.второй регистры сдвига, сумматор, два элемента И, элемент ИЛИ, элемент задержки, триггер, блок синхронизации, причем инверсный выход триггера соединен с первым входом первого элемента И, второй вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен через элемент задержки с прямым выходом триггера, выход второго регистра сдвига соединен с вторым входом элемента ИЛИ и входом сброса триггера, выход первого элемента И соединен с входом сдвига второго регистра сдвига, выход первого регистра сдвига соединен с входом первого операнда сумматора, выход которого соединен с входом сдвига первого регистра сдвига, первый выход блока синхронизации соединен с входами синхронизации первого и второго регистров сдвига, входы сброса которых соединены с вторым

1109743 выходом блока синхронизации, третий выход которого соединен с первым входом второго элемента И, введены два формирователя импульсов, два тактователя импульсов, второй и третий элементы ИЛИ, третий, четвертый и пятый элементы И, элемент НЕ, элемент задержки, причем четвертый выход бло.ка синхронизации соединен с управляющими входами .первого и второго форми- 1О рователей импульсов, информационные входы которых соединены соответственно с первым и вторым информационными входами устройства, выход первого формирователя импульсов соединен с пер- 15 выми входами второго элемента ИЛИ и третьего элемента И, вторые входы которьж соединены с выходом второго формирователя импульсов, выходы второго элемента ИЛИ и третьего элемен- 20 та И соединены соответственно с управляющими.входами первого н второго тактователей импульсов, информационные входы первого и второго тактователей импульсов соединены с пятым выхо- 2 дом блока синхронизации, выход второго регистра сдвига соединен через второй элемент задержки с первым входом четвертого элемента И, второй вход четвертого элемента И соединен ЗО с вторым входом второго элемента И, с входом элемента HE и первым выходом второго тактователя импульсов, второй выход которого соединен с информационным входом триггера, выход первого тактователя импульсов соединен с первым входом пятого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй и третий входы которого соединены соответ- 4О ственно с выходами второго и четвертого элементов И, выход элемента ИЛИ. соединен с входом второго операнда сумматора, второй и третий входы пятого элемента И соединены соответст- 4 венно с выходом элемента НЕ и вьмодом второго регистра сдвига.

Кроме того, тактователь импульсов содержит два элемента И-НЕ, элемент ИЛИ, два элемента НЕ, причем информационный у вход тактователя импульсов соединен с первым входом элемента ИЛИ и первым входом первого элемента И-НЕ, выход ко торого соединен через первый элемент НЕ с вторым выходом тактователя импульсов, первый выход которого соединен с выходом второго элемента И-НЕ и вторым входом первого элемента И-НЕ, выход которого соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с выходом элемента ИЛИ, второй вход которого соединен с выходом второго элемента НЕ, вход которого соединен с управляющим входом тактователя импульсов.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 — структурная схема блока синхронизации и тактователя импульсов.

Устройство содержит регистры 1 и 2 сдвига, сумматор 3, триггер 4, элементы ИЛИ 5-7, элементы И 8-12, элементы 13 и 14 задержки на такт, элемент HE 15, блок 16 синхронизации, тактователи 17 и 18 импульсов, формирователи 19 и 20 импульсов, информационные входы 21 и 22 устройства.

Блок синхронизации содержит генератор 23 тактовых импульсов, распределитель 24 импульсов, генератор 25 одиночных импульсов. триггер 26, коммутаторы 27 и 28, элемент НЕ 29, выходы 30-34.

Тактователи 17 и 18 импульсов содержат элементы И-HE 35 и 36, элементы НЕ 37 и 38, элемент ИЛИ 39, информационный вход 40, управляющий вход 41 н выходы 42 и 43.

Устройство работает следующим образом.

В исходном состоянии коммутатором 27 блока 16 синхронизации подключают выход генератора 25 одиночных импульсов к информационному входу триггера 26. Генератор 23 тактовых импульсов блока 16 синхронизации формирует последовательность тактовых импульсов, из которых и-разрядный распределитель 24 импульсов формирует и последовательностей импульсов, длительностью 1Я, периодом Т=п/f и сдвинутых один относительно другого на время 2=1È, где f — частота тактовых импульсов генератора 23 тактовых импульсов, п — количество разрядов регистров 1 и 2 сдвига. Коммутатором 28 подают сигнал логической единицы с выхода элемента НЕ 29 на вход запуска генератора 25 одиночных импульсов, на выходе которого выделяется одиночный импульс из последовательности и-ro разряда распределителя 24 импульсов. Выходной импульс генератора 25 одиночных импульсов через коммутатор 27 поступает на информационный вход триггера 26, устанавливая

его в единичное состояние. Сигнал лоS 1109743 б гической единицы прямого выхода триг- гера 4 в единичное. состояние привогера 26 поступает на входы управления дит к формированию на его инверсном регистров 1 и 2 сдвига, которые под выходе нулевого сигнала блокир действием тактовых импульсов, поступаю- щего элемент И 8, а на прямом выхощих с первого выхода блока 16 синхро- де — единичного сигнала который

Ф низации, устанавливаются в нулевое спустя время задержки элементом 13 состояние, поскольку на их входе вво- задержки на такт начинает действода данных действует сигнал логичес- вать через элемент ИЛИ 5 на первом кого нуля. Триггер 4 устанавливается входе элемента И 8. Под действием в нулевое состояние нулевым сигналом,,„,тактовых импульсов первого выхода сдвигаемым с выхода регистра 2 сдви- блока 16 синхронизации с выхода реra. Таким образом, в исходно1ч состоя- гистра 2 сдвига в первом такте нии регистры 1 и 2 сдвига, а также сдвигается младший разряд начальтриггер 4 находятся в нулевом сос- ного нулевого кода, сигнал которого поступает на инверсный вход, сброса

Режим вычислений устанавливается триггера 4 и устанавливает его в нукоммутатором 27 путем подключения левое положение. В нулевом состоявьмода генератора 25 одиночных им- нии на инверсном выходе триггера 4 пульсов к входам запуска формирова- формируется единичный сигнал котоФ телеи 19 и 20 импульсов. Вычисления

20 рый снимает блокировку элемента И 8 к квадраторе-умножителе начинаются Благодаря задержке элементом 13 запосле запуска с помощью коммутато- держки на такт сигнала прямого выхора 28 генератора 25 одиночных им- да триггера 4 на входе элемента И 8 пульсов, выходной импульс которого формируется импульсный сигнал, котозапускает формирователи 19 и 20 им- 2 рый в первом такте записывается пульсов. в качестве младшего разряда кода в

На выходах формирователей 19 и 20 регистр 2 сдвига под действием тактоимпульсов формируются импульсы, дли- вых импульсов первого выхода блока 16 тельность которых пропорциональна синхронизации, сигналам (аналоговым или цифровым), 30

В течение первого такта выходной действующим на информационных вхо- сигнал первого разряда распределитедах 21 и 22 устройства. ля 24 импульсов, действующий на треЕсли длительность выходных импуль- тьем вьмоде блока 16 синхронизации

Э сов формирователей 19 и 20 импульсов поступает через элемент И 10, открыразлична, то наибольший по длитель- тый сигналом стробирующего выхода ности импульс выделяется на вьмоде

35 тактователя 17 импульсов, и через . элемента ИЛИ 7, а импульс меньшей элемент ИЛИ 6, сумматор 3 на инфордлительности — на выходе элемен- мационный вход регистра 1 сдвига. та И 12, под действием которого так- Под действием тактовых импульсов. тователь 17 импульсов формирует из первого выхода блока 16 синхронизации последовательности импульсов п-го

-в первом такте в регистр 1 сдвига заразряда распределителя 24 импульсов писывается единичный сигнал в качестпачку импульсов, количество которых ве младшего разряда кода. В течение пропорционально наименьшей величине, последующих тактов с второго до и-го действующей на одном из информацион- нулевые разряды кодов с второго по

4 ных входов 21 и 22 устроиства, à и-й под действием тактовых импульсов также импульс, стробирующий эту пач- первого выхода блока 16 синхронизации ку импульсов. Стробирующий импульс переписываются с выходов регистров 1 тактователя 17 импульсов открывает и 2 сдвига на их информационные вхоэлементы И 9 и 10, а также через ды, а единица младшего разряда кода элемент НЕ 15 блокирует элемент И 1.1. продвигается в последний разряд ре50

Пачка импульсов с импульсного выхода гистров 1 и 2 сдвига. тактователя 17 импульсов поступает Таким образом, после шага вычислена информационный вход триггера 4. ний в течение и тактов в регистра 1

Первый импульс пачки устанавлива- и 2 сдвига формируются соответственно ет в единичное состояние триггер 4 -" двоичные коды квадратной функции в и-м такте (соответствующем сдвигу х = 1 и аргумента х =1. На втором и

1 1 и-х разрядов кодов с выходов регист- последующих шагах вычислений до оконров 1 и 2 сдвига) . Установка триг- чания действия наименьшего импульс7 I 1097 ного сигнала на выходах формирователей 19 и 20 импульсов устройство формирует в регистрах 1 и 2 сдвига соответственно двоичные коды квадратичной функции и аргумента согласно со5 отношению х =х; „+2х, „+1, (1) где х и х — значения аргумента .

1 1-1 квадратичной функции на i u i-1шагах вычис- о лений соответственно.

Например, установка триггера 4 в единичное состояние i-м импульсом пачки, действующей на импульсном выходе тактователя 17 импульсов,обеспе- 15 чивает формирование в регистрах 1 и 2 сдвига двоичных кодов величин х >

i и х. соответственно согласно соотно1 шению (1) следующим образом.

Под действием тактовых импульсов о первого выхода блока 16 синхронизации на первый. вход сумматора 3 сдвигается двоичный код величины х,, .г квадратичной функции на предыдущем шаге вычислений, а с выхода регистра 2 сдвига через элемент 14 задержки на такт, элементы И 9 или 6 на второй вход сумматора 3 сдвигается двоичный код аргумента x. „. Элемент 14 задержки обеспечивает сдвиг на один разряд двоичного кода х,.„ аргумента на предыдущем шаге вычислений по отношению к двоичному коду функции х-, „ сдвигаемому с выхода регистра 1 сдвига. Сумматор 3 формирует согласно соотношению (1) двоичный код квадратичной функции х, íà i-м шаге вычислений, который последовательно, начиная с младшего разряда, сдвигается с выхода сумматора 3 в ре40 гистр 1 сдвига. Единица младшего разряда поступает с третьего выхода блока 16 синхронизации через элементы И 10, ИЛИ 6 на второй вход сумматора 3.

В это время в регистре 2 сдвига двоичный код величины х увеличива1-1 ется на единицу. Действительно, установка триггера 4 в единичное состояние обеспечивает разрыв цепи -циркуляции кодов с выхода регистра 2 сдвига на его вход, так как элемент И 8 закрыт нулевым сигналом инверсного выхода триггера 4. Следовательно, до возврата триггера 4 в нулевое состояние в младшие разряды кода регистра 2 сдвига записываются нулевые сигналы.

Триггер 4 возвращает в нулевое состояние первый, начиная с младшего разря43 8

1 да, нулевой сигнал кода, который сдвигается с выхода регистра 2 сдвига.

Переход триггера 4 из единичного состояния в нулевое приводит к формированию на выходе элемента И 8 импульсного сигнала благодаря задержке элементом 13 задержки единичного сигнала прямого выхода триггера 4 его предыдущего состояния. Следовательно, вместо сдвигаемого с выхода регистра 2 сдвига нулевого сигнала на информационный вход регистра 2 сдвига поступает единичный сигнал с выхода элемента И 8. Остальные разряды двоичного кода, сдвигаемого с выхода регистра 2 сдвига, переписываются в регистр 2 сдвига без изменения через элементы HJIH 5 и И 8, так как триггер 4 находится в нулевом состоянии.

Таким образом, двоичный код в регистре 2 сдвига на каждом шаге вычислений увеличивается на единицу и соответствует количеству импульсов, действующих на импульсном выходе тактователя 17 импульсов.

После окончания действия наименьшего импульса на выходе формирователя 19 или 20 импульсов элемент И 12 закрывается и.на выходах тактователя 17 импульсов устанавливаются нулевые сигналы. Нулевой сигнал стробирующего выхода тактователя 17 импульсов блокирует элементы И 9 и 10, а также через элемент НЕ 15 снимает блокировку элемента И 11, на третьем входе которого продолжает действовать импульс стробирующего выхода тактователя 18 до окончания действия наибольшего импульса на выходе формирователя 19 или 20 импульсов.

На интервале времени от момента окончания наименьшего до момента окончания наибольшего импульса на выходах формирователей 19 и 20 импульсов устройство реализует операцию умножения двух величин согласно следующему соотношению г х =х хг=х + х, (2)

1 где Z=y-х; х — наименьший сомножитель; у - наибольший сомножитель.

К моменту окончания наименьшего импульса (соответствующего нанменьшему сомножителю), в регистре 1 сдвига

9 11097 формируется согласно соотношению (1) двоичный код х квадрата наименьшего сомножителя, а в регистре 2 сдвигадвоичный код х наименьшего сомножителя, который под действием тактовых. импульсов первого выхода блока t6 синхронизации сдвигается через элемен" ты И 11 и ИЛИ 6 на второй вход сумматора 3, где суммируется с двоичным кодом величины х, сдвигаемой с выхо- 0 да регистра 1 сдвига. Двоичный код суммы, начиная с младшего разряда, под действием тактовых импульсов первого выхода блока 16 синхронизации записывается в регистра 1 сдвига за 13 время и тактов.

Формирование суммы согласно соотношению (2) продолжается аналогичным образом на последующих шагах вычислений до тех пор, пока действует им- 20. пульс наибольшего сомножителя иа выходе формирователя 19 или 20 импульсов.

После окончания импульса наибольшего сомножителя на стробирующем вы- 25 ходе тактователя 18 импульсов устанавливается нулевой сигнал, блокирующий элемент И 11. Так как элементы И 9 и 10 также блокируются нулевым сигна лом стробирующего выхода тактователя 17 импульсов, то на втором входе сумматора 3 действуют нулевые сигналы, а в регистре 1 сдвига динамическим способом, путем циркуляции кода через сумматор 3 фиксирует. 35 ся двоичный код произведения двух входных величин.

В регистре 2 сдвига запоминается динамическим способом (путем циркуляции кода через элементы ИЛИ 5 и И 8), двоичный код наименьшего сомножителя вхопной величины.

Тактователь 17 или 18 импульсов работает следуяицим образом.

На информационный вход 40 поступает последовательность импульсов, а на управляющий вход 41 - сигнал управ- ления.

43 10

В случае отсутствия сигнала управления на управляющем входе 41 на выходе элемента НЕ 38 устанавливается сигнал логической единицы, поступающий через элемент ИЛИ 39 на один из входов элемента И-НЕ 36. Во время паузы между импульсами на входе 33 иа выходе элемента И-HE 35 формируется сигнал логической единицы, который совместно с единичным сигналом выхода элемента ИЛИ 39 устанавливает на выходе элемента И-НЕ 36 сигнал логического нуля, блокирующий элемент И-НЕ 35 во время действия импульса на входе 33. Сигнал логической единицы выхода элемента И-НЕ 35 поддерживает сигнал логического нуля на выходе элемента НЕ 37.

В случае действия единичного сигнала на управляющем входе 4t на выхо де элемента НЕ 38 устанавливается сигнал логического нуля. Во время паузы между импульсами на входе 33 на выходе элемента ИЛИ 39 устанавливается сигнал логического нуля, формирующий на выходе элемента И-НЕ 36 единичный сигнал строба, который пропускает последовательность импульсов входа 33 через элементы И-НЕ 35 и НЕ 37 на выход 42 тактователя 17 импульсов. В этом режиме во время действия импульса на входе 33 нулевой сигнал иа выходе элемента И-HR 35 блокирует элемент И-НЕ 36, на выходе которого поддерживается сигнал логической единицы строба.

Предлагаемое устройство может использоваться в режиме формирований квадратичной функции, если на входы 21 и 22 устройства поступает один и тот же сигнал (аналоговый или цифровой). Если сигналы на входах .2 1 и 22 устройства различны, то оно формирует двоичный код произведения входных величин.

Использование предлагаемого устройства позволяет сократить объем оборудования по сравнению с известным устройством.

1.1 09743 фис1

1I09743

BlNHHN Закаэ 6085/34 Т аж 699 По сапе

Я .—.а-

Филиал ШВ . беат, г.Уагород, уп.Ироектиаа, 4