Число-импульсное линеаризующее устройство с масштабированием

 

ЧИСЛО-ИМПУЛЬСНОЕ ЛИНЕАРИЗУЮЩЕЕ УСТРОЙСТВО С МАСШТАБИРОВАНИЕМ, содержащее управляемый делитель частоты, счетчик адреса, блок управления , первый элемент И, переключатель каналов, первый блок памяти и двоичный умножитель, состоящий КЗ делителя частоты и элемента Ы И-ИЛИ, где N - разрядность устройства , причем вход устройства соединен с первым входом первого элемента И, выход которого соединен со счетным входом управляемого делителя частоты, управляющий вход и выход которого соединены соответственно с выходом переключателя каналов и входом делителя частоты, кодовый и импульсный выходы которого соеди- : нены соответственно с первой группой входов элемента N и-ИЛИ и счетным входом счетчика адреса, вход и выход переключателя каналов соединены соответственно с входом задания номера датчика устройства и первым адресным входом первого блока памяти. от-личающееся тем, что, с целью расширения области применения путем использования памяти низкого быстродействия без снижения быстродействия устройства, в него введейы второй блок памяти,регистр, схема сравнения, коммутатор и второй эле мент И, первый вход которого соединен с выходом элемента Ы И-ИЛИ, вторая группа входов которого подключена к соответствующим выходам коммутатора , первый и второй информационные входы которого соединены с выходами соответственно -первого и второго блоков памяти, выход регистра соединен с первым адресным входом второго и вторым адреснымувходом перво (Л го блоков памяти и первым входом схемы сравнения, второй вход которой соединен с выходом счетчика адреса и информационным входом регистра, второй адресный вход второго блока памяти соединен с выходом переключателя каналов, выход схемы сравнения соединен с управляющим входом коммутатора , выход второго элемента И со соединен с выходом устройства, причем блок управления содержит генератор , триггер, одновибратор, два СП элемента И и элемент ИЛИ, выходсо генератора соединен с входами триггера и Ъдновибратора, первыми.входами элемента ИЛИ и первого и второго элементов И блока управления и вторым входом первого элемента И устройства, второй вход второго элемента И устройства соединен с выходом первого элемента И блока управления, второй вход которого подключен к

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ЗЮВ G06F 1531

13 д

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ы» «g) »»»»ф

Ф»

° °

9»

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3583898/18-24 (22) 18. 04 ° 83 (46) 23.08.84. Бюл. ¹ 31 (72) А.И. Недашковский (71) Ленинградский ордена Ленина политехнический институт им. M.H. Калинина (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

N- 900290, кл. G 06 F 15/353, 1980.

2. Авторское свидетельство СССР № 800996, кл. G 06 Р 15/31, 1979 (прототип). (54)(57) ЧИСЛО-ИМПУЛЬСНОЕ ЛИНЕАРИЗУЮЩЕЕ УСТРОЙСТВО С МАСШТАБИРОВАНИЕМ, содержащее управляемый делитель частоты, счетчик адреса, блок управления, первый элемент И, переключатель каналов, первый. блок памяти и двоичный умножитель, состоящий из делителя частоты и элемента и И-ИЛИ, где М вЂ” разрядность устройства, причем вход устройства соединен с первым входом первого элемента И, выход которого соединен со счетным. входом управляемого делителя частоты, управляющий вход и выход которого соединены соответствен-! но с выходом переключателя каналов и входом делителя частоты,.кодовый и импульсный выходы которого соединены соответственно с первой группой входов элемента И-ИЛИ и счетным входом счетчика адреса, вход и выход переключателя каналов соединены соответственно с входом задания номера датчика устройства и первым адресным входом первого блока памяти, „SU„„. 11D9759 А о т л и ч а ю щ е е с я тем, что, с целью расширения области применения путем использования памяти низкого быстродействия без снижения быстродействия устройства, в него введейы второй блок памяти, регистр, схема сравнения, коммутатор и второй элемент И, первый вход которого соединен с выходом элемента hl И-ИЛИ, вторая группа входов которого подключена к соответствующим выходам коммутатора, первый и второй информационные входы которого соединены с выходами соответственно -первого и второго блоков памяти, выход регистра соединен с первым адресным входом второго и вторым адресным входом первого блоков памяти и первым входом схемы сравнения, второй вход которой соединен с выходом счетчика адреса и информационным входом регистра, второй адресный вход второго блока памяти соединен с выходом переключателя каналов, выход схемы сравнения соединен с управляющим входом коммутатора, выход второго элемента И соединен с выходом устройства, причем блок управления содержит генератор, триггер, одновибратор, два элемента И и элемент ИЛИ, выход генератора соединен с входами триггера и одновибратора, первыми входами элемента ИЛИ и первого и второго элементов И блока управления н вторым входом первого элемента И устройства, .второй вход второго элемента И устройства соединен с выходом первого элемента И блока управления, второй вход которого подключен к писи регистра, выход элемента ИЛИ соединен с установочным входом счетчика адреса.

1109759 выходу триггера и второму входу второго элемента И блока управления, выход которого соединен с входом заИзобретение относится к измерительной технике и может найти применение при создании многоканальных информационных измерительных систем, предназначенных для измере- 5 ния электрических и неэлектрических величин с использованием первичных преобразователей (датчиков) которые имеют нелинейную выходную характеристику.

f0

Известно число-импульсное линеаризующее устройство, содержащее блоки памяти, позволяющие использовать информацию с нескольких датчиков с различной степенью нелинейности C13 .15

Однако структура такого линеаризующего устройства существенно сужает число ПЗУ, выпускаемых в интегральном исполнении, кдторые могли бы быть использованы в подобных устрой ) ствах, а следовательно, сужает область применения устройств линеаризации. Объясняется это тем, что современные интегральные микросхемы (ИС), например ИС ТТЛ-типа, позволяют использовать частоты до 1025 МГц, что дает воэможность повысить быстродействие измерительных приборов.

Наиболее быстродействующие ПЗУ, которые могли бы работать на близких 30 к этим частотам, выполняются на схемах ЗСЛ- или ТТЛ-типа. Например, ПЗУ, основанное на применении эмиттерно-связанной логики,,характеризуется временем выборки порядка 35 нс, З5 т.е. позволяет работать на частотах, равных 25-28 ИГц. Однако такое быстродействие достигается за счет большого потребления мощности. Одна интегральная микросхема такого

40 типа потребляет мощность порядка

710 мВт. Если при этом учесть малую емкость (256 4) бит ИС, а следовательно, необходимость увеличения чис- ла входов и выходов ПЗУ за счет 45 увеличения числа используемых ИС, становятся очевидными недопустимо большие затраты мощности на выполнение операции линеаризации.

Существенно меньшим потреблением отличаются ИС, основанные на применении МДП- и в особенности КМДП-структур. Природа этих структур позволяет значительно повысить степень интегра" ции, а следовательно, и емкость ПЗУ с одновременным снижением потребляемой мощности. Однако время выборки этих ИС таково, что они могут работать на частотах, не превышающих

2 МГц. Как правило, для ИДП-структур характерным является время выборки, равное единицам микросекунд. Следовательно, необходимо создание таких структур линеаризующих устройств, которые могли бы использовать преимущество малой потребляемой мощности таких ПЗУ и избавиться от их недостаточного быстродействия.

Наиболее близким к предлагаемому по технической сущности является устройство, содержащее управляемый делитель частоты, счетчик адреса, блок управления, первый элемент И, переключатель каналов, первый блок памяти и двоичный умножитель, состоящий из делителя частоты и элемента и И-ИЛИ, где и — разрядность устройства, причем вход устройства соединен с первым входом первого элемен та И, выход которого соединен со счетным входом управляемого делителя частоты, управляющий вход и выход которого соединены соответственно с выходом переключателя каналов и входом делителя частоты, кодовый и импульсный выходы которого соединены соответственно с первой группой входов элемента N И-ИЛИ и счетным входом счетчика адреса, вход и выход переключателя каналов соединены соответственно с входом задания номера датчика устройства и первым адресным входом первого блока памяти 1Л.

1109759

Недостатком известного устройства . является невозможность применения в нем энергетически экономичных, но имеющих низкое быстродействие по"тоянных запоминающих устройств без снижения быстродействия.

Цель изобретения — расширение области применения путем использова" ния памяти низкого быстродействия без снижения быстродействия устройства.

Поставленная цель достигается тем, что в число-импульсное линеаризующее устройство с масштабированием, содержащее управляемый делитель час". тоты, счетчик адреса, блок управления первый элемент И, переключатель каналов, первый блок памяти и двоичный умножитель, состоящий из делителя частоты и элемента N И-ИЛИ, где N — разрядность устройства, причем вход, устройства соединен с первым входом первого элемента И, выход которого соединен со счетным входом управляемого делителя частоты, управляющий вход и выход которого соединены соответственно с выходом переключателя каналов и входом делителя частоты, кодовый и импульсный выходы которого соединены соответственно с первой группой входов элемента

К И-ИЛИ и счетным входом счетчика адреса, вход и выход переключателя

l каналов соединены соответственно с входом задания номера датчика устройства и первым адресным входом первого блока памяти, дополнительно введены второй блок памяти, регистр, схема сравнения, коммутатор и второй элемент И, первый вход которого соединен с выходом элемента N И-ИЛИ, вторая группа входов которого подключена к соответствующим выходам коммутатора, первый и второй информационные входы которого соединены с выходами соответственно первого и второго блоков памяти, выход регистра соединен с первым адресным входом второго и вторым адресным входом первого блоков памяти и первым вхо- . дом схемы сравнения, второй вход которой соединен с выходом счетчика адреса и информационным входом ре-. гистра,второй адресный вход второго блока памяти соединен с выходом переключателя каналов, выход схемы сравнения соединен с управляющим входом коммутатора, выход второго элемента И соединен с выходом устфиг. 3 ; временные диаграммы блока управления.

Число-импульсное линеаризующее устройство с масштабированием содер2S жит элемент И 1, управляемый делитель 2 частоты, двоичный умножитель .

3, делитель 4 частоты, элемент Ч ИHJIH 5, коммутатор 6, блоки 7 и 8 памяти, переключатель 9 каналов, счетчик 10 адреса, регистр 11, схему

12 сравнения, входы 13 и 14 устройства, блок 15 управления, генератор

16 импульсов, триггер 17, одновибратор 18, элементы И 19 и 20, элемент

ИЛИ 21, элемент И 22, выход 23 и вход 24 устройства.

Предлагаемое устройство работает в два такта. В первом такте опре40 деляется номер того участка аппроксимации (а следовательно, значения коэффициентов аппроксимации}, в пределах которого находится значение преобразуемого (измеряемого) пара45 метра Х. Во втором такте выполняется функциональное преобразование (линеаризация) с использованием найденных коэффициентов.

Графики (фиг. 1) отражают зависимости нелинеаризованного Nx и линеаризованного Мщ чисел импульсов от исследуемого параметра Х на входе и выходе устройства линеаризации соответственно. Диапазон нелннеаризованной зависимости ,ЙхРЖ разбит равномерно по оси,N на четыре участка аппрокси- мации.

55 ройства, причем блок управления содержит генератор, триггер, одновибратор, два элемента И и элемент ИЛИ, выход генератора ..соединен с входами триггера и одновибратора, первыми входами элемента ИЛИ и первого и второго элементов И блока управления и вторым входом первого элемента И устройства, второй вход второго эле-!

О мента И устроиства соединен с выходом первого элемента И блока управления, второй вход которого подключен к выходу триггера и второму входу второго элемента И блока управления,.

l5 выход которого соединен с входом записи регистра, выход элемента ИЛИ соединен с.установочным входом счетчика адреса.

На фиг. 1 представлены графики, 20 поясняющие работу устройства; на фиг. 2 — блок-схема устройства, на

1109759

В известном устройстве в процессе

его работы зависимость Йх =1(х преобразуют в линеаризованную М, = q g) путем последовательной замены коэффициентов d.„, at.>,,<>, о4 аппроксимации каждого участка на единый коэффициент c(, по мере возрастания числа Мх и перехода, таким образом, от первого участка к последующим более старшим. Такая замена предпо- 0 лагает равное быстродействие ПЗУ и, например, делителя частоты.

Устройство помимо коэффициентов ь „, хранящихся в .первом блоке 7 памяти, снабжается коэффициентами ф,, 15 которые записаны во втором блоке 8 памяти. Значения обоих коэффициентов выбираются из блоков памяти по окончании первого такта работы устройства.

Во втором такте вначале в работу 20 вступает коэффициент ф «1, позволяющий без изменения состояния второго блока 8 памяти достичь точки N (1,-1) после чего устройство переключается-. на работу с коэффициентом 25 хранящимся в первом блоке 7 памяти.

Таким образом, в процессе работы не производятся быстрые изменения кодов на выходах блоков 7 и 8 памяти, а следовательно, их быстродействие gp может быть существенно ниже быстродействия остальных узлов устройства.

Устройство работает следующим образом.

На выходе генератора 16 импульсов блока 15 управления формируются опорные временные интервалы, длительности которых в первом 1щ4 и втором оп тактах одинаковы (фиг. 3).

Первому такту предшествует начальная установка (" Сброс" ) счетчика 10 адреса нулевым потенциалом, формируемым на выходе блока 15 управления.

В зависимости от номера канала, 45 .т.е. от типа датчика, переключатель

9 каналов устанавливается в соответствующее состояние, которое определяет масштабный коэффициент управляемого делителя 2 частоты. Масштаб ныи коэффициент управляемого делите50 ля 2, а также коэффициент деления делителя 4 частоты обеспечивают необходимую длину участка аппроксимации, т.е. с приходом на вход 24 устройства числа импульсов, соответствующих длине участка аппроксимации, на выходе делителя 4 формируется один импульс.

Следовательно, по окончании времени о0„в счетчике 10 адреса оказывается записанным код, соответствующий тому участку аппроксимации, в пределах которого находится значение параметра Х.

В момент окончания временного интервала о „ триггер 17, входящий в состав блока 15 управления, устанавливается в состояние "1", разрешая тем самым импульсу с выхода одновибратора 18 поступить на вход записи регистра 11. Перепадом О/1 этого импульса осуществляется перепись кода найденного номера участка аппроксимации с выходов счетчика 10 адреса в регистр 11.

После окончания импульса "Перепись" на выходе блока 15 формируется отрицательный импульс "Сброс", устанавливающий счетчик 10 в исходное нулевое состояние. На этом заканчивается первый такт работы устройства.

Таким образом, в общем случае результатом первого такта является определение коэффициентов 5; и Ч>-.q аппроксимации, коды которых формируются соответственно на выходах блоков

7 и 8 памяти. При этом следует учитывать, что (если значение Х соответствует первому участку аппроксимации) в конце первого такта на выходах обоих блоков 7 и 8 памяти формируется одинаковый код, соответствующий коэффициенту с»„ =Ч „ первого участка аппроксимации. Если же номер адреса превышает единицу, то коэффициенту сС„ первого 7 блока памя- ти соответствует коэффициент ф1 второго 8 блока памяти.

Соответственно при работе устройства во втором такте возможны два варианта: первый — если по окончании первого такта регистр 11 оказывается в состоянии, соответствующем первому участку аппроксимации, и второй— если номер участка, записанный в регистре 11, равен двум и более.

Если по окончании первого такта в регистре 11 хранится код первого участка аппроксимации, сигнал (например, "1") на выходе схемы 12 сравнения обеспечивает подачу на выход коммутатора 6 кода коэффициента (К„ с выхода первого 7 блока памяти.

В течение времени1@ число 1х импуль1 сов нелинеаризованнои и немасштабированной частоты Г» поступает на вход

1109759 управляемого делителя 2 частоты.

Одновременно число Й»л импульсов линеаризованной импульсной последовательности подается на выход 23 устройства (т.е. производится считывание 5 числа Н «) .

Ъ

Если по окончании первого такта в регистр 11 памяти записан .код, со-ответствующий второму и более участку аппроксимации, в начале второго такта, пока счетчик 10 адреса находится в исходном состоянии, на выходе схемы 12 сравнения формируется "0".

В результате на выход коммутатора

6 подается код коэффициента ф1 4

15 с выходов блока 8 йамяти. Этот коэффици. ент позволяет в пределах времени о 1 достичь точки М (gy) на линейной характеристике (« иг.1) без изменения значения коэффициента. Таким образом, несмотря на изменение состоянии счетчика

10 в процесса поступления импуль( сов на его вход, устройство поддерживает коэффициент. аппроксимации равным ф;

В момент, когда на выход 23 подано число Н,„Я-4 1, соответствующее сумме предыдущих целых участков аппроксимации, счетчик 10 адреса принимает состояние, равное состоянию ЗО регистра 11. В результате на выходе схемы 12 сравнения сигнал с "0" изменяется на "1", что обеспечивает подачу на выход коммутатора 6 кода коэффициента 5.„ хранящегося в блоке 7 З5 памяти. Следовательно, для последующих Я„-11„(1 4 1 импульсов, поступающих на вход 24 устройства, коэффициент «»., аппроксимации соответствует последнему для данного значе- 40 ния Х участку аппроксимации, код которого, найденный в первом такте, хранится в регистре 11.

Предположим, значение измеряемого (преобразуемого) параметра Х (фиг. 1) 45 находится в пределах четвертого участка аппроксимации. Следовательно, за время +, на вход управляел мого делителя 2 поступает N» импульI сов. По окончании первого такта выходные коды блоков 7 и 8 соответствуют коэффициентам < и 1(1л аппроксимации.

В течение второго такта (он ) на вход делителя 2 также поступает Й»

1 импульсов. При этом в начале второго такта (т.е. формирования интервала он ) на выход коммутатора 6 подается код коэффициента « . Затем, .когда на вход делителя 2 поступает

5 1 импульсов (или на выходе 23 сформировано N импульсов), на выход ,коммутатора 6 поступает код коэффициента «» . В результате число Я»4 на выходе 23 устройства линейно связано со значением Х измеряемого пара" метра.

Таким образом, в процессе преобразования (в течение второго такта работы устройства) не производится изменение выходных кодов обоих бло" ков памяти, а осуществляется лишь коммутация сигналов выходных цепей, Это позволяет использовать медленно действующие ПЗУ, не снижая возможностей быстродействующей элементной базы, на. которой выполняются осталь- ные узлы устройства.

Расчет коэффициентов ot,. аппроксимации, хранящихся в блоке 7 памяти, осуществляется аналогично известному устройству. По произведенному таким образом расчету находятся коэффициенты Ч, которые заносятся в блок 8 памяти. Они по существу являются- усредненными суммами найденных ранее корректирующих воздействий (с,1) предыдущих участков аппроксимации.

Предлагаемое число-импульсное линеаризующее устройство с масштабированием характеризуется расширением области применеиия, так как позволяет использовать наиболее экономичные, но медленнодействующие ПЗУ большой емкости совместно с ИС высо кого быстродействия.

1)09759

1109759

1109759

Ююж

Жующие

1 43ФВЛаМйниЕ

Составитель А.Зорин

Техред А. Бабинец

Редактор А.Мотыль

ЙМ

Заказ 6086/35

Корректор Л Пилипенко

Подписное

Тираж 699

ВНИИПИ Государственного комитета СССР но делам изобретений и открытий

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

7 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4