Устройство для измерения амплитуды одиночных импульсных сигналов

 

УСТРОЙСТВО ;ШЯ ИЗМЕРЕНИЯ АМПЛИТУЛЫ ОДИНОЧНЫХ И тУЛЬС11ЫХ СИГНАЛОВ, содержащее выходной кодовый регистр, декадный делитель, декаду измерительных компараторов, источник опорного напряжения старшего разряда, два дополнительных компаратора, пиковый детектор, линию задержки, четьфе ключевых элеИента , причем выходы измерительных |сомпаратороБ подключены к входам выходного кодового регистра, вход пикового детектора и вход линии задержки присоединены к входу устройства , первые входы измерительных компараторов соединены с соответст .вукщими выходами декадного делителя , их вторые входы соединены параллельно, а выход линии задержки соединен с первым входом первого дополнительного компаратора, о тличающееся тем, что с целью его упрощения и повьвпения надежности, в него дополнительно введены управляемьоЧ источник опорного напряжения, кодовый выход которого соединен с входом выходного кодового регистра, а к диалоговому выходу присоединен первый крайний вывод декадного делителя , источники опорного напряжения младших разрядов, блок ключей считывания , коммутатор, тактовый генератор , злемент временной задержки , триггер и распределитель, выходы которого соединены с входами блока ключей считывания,, выходы которого соединены с кодовыми входами упраьлясмого источника опорного напряжения, второй вход первого дополнительного компаратора соединен с общей шиной, первый вход второго дополнительного компаратора соединен с входом пикового детектора, а второй вход пторого дополнительного компаратора - с его выходом, подключенным K- входу первого ключевого элементаj выход которого соединен с выходом второго ключевого злемента и соедиIненными параллельно вторыми входами измерителып 1Х компараторов, выход линии задержки подключен к входу второго ключевого элемента, выход первого дополнительного компаратора связан с управляющим входом третьего ключевого элемента, выход которого соединен с выходом устройства, первый управляющий вход четвертого ключевого элемента соединен с выходом второго дополнительного кокшаратора, вход четвертого ключевого элемента подключен к выходу тактового генератора , а выход соединен с управляющим входом блока ключей считывания и входом элемента временной задержки, выход которого соединен с входами переключения коммутатора и распределителя , кодовые входы которого связаны с выходами измерительных компараторов , а один из выходов одновре

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕ СИИ Х

РЕСПИЬЛИК

0Ю (И) y g G 01 R 19/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3408770/21 (22) 12.03.82 (46) 07.09.84 . Бюл. В 33 (72) М.М. Гельман (53) 621. 317. 7 (088.8) (56) 1. Авторское свидетельство СССР

В 739424,кл. G 01 К. 19/04, 1977.

2. Авторское свидетельство СССР

У 960644, кл. С 01 R 19/04, 1980 (прототип). (54) (57 ) УСТРОИСТВО;1ЛЯ ИЗМЕРЕНИЯ

АМПЛИТУДЫ ОДИНОЧНЫХ ИМПУЛЬСНЫХ

СИГНАЛОВ, содержащее выходной кодовый регистр, декадный делитель, декаду измерительных компараторов, источник опорного напряжения старшего разряда, два дополнительных компаратора, пиковый детектор, лиНию задержки, четыре ключевых эле1»ента, причем выходы измерительных

1»омпараторов подключены к входам выходного кодового регистра, вход дикового детектора и вход линии задержки присоединены к входу устройства, первые входы измерительных

1»омпараторов соединены с соответствующими выходами декадного делителя, их вторые входы соединены параллельно, а выход линии задержки соединен с первым входом первого дополнительного коипаратора, о тл и ч а ю щ е е с я тем,. что, с целью его упрощения и повыпения надежности, в него дополнительно введены управляемьвЪ источник опорного напряжения, кодовый выход которого соединен с входом выходного кодового регистра, а к аналоговому выходу присоединен первьй крайний вывод декадного делителя, источники опорного напряжения младших разрядов, блок ключей считывания, коммутатор, тактовьй генератор, злемент временной задержки, триггер и распределитель, выходы которого соединены с входами блока ключей считывания,, выходы которого соединены с кодовыми входами управляемого источника опорного напряжения, второй вход первого дополнитсльного компаратора соединен с общей шиной, первьй вход второго дополнительного компаратора соединен с входом пикового детектора, а второй вход «торого дополнительного компара- Е тора — с его выходом, подключенным к- входу первого ключевого элемента, выход которого соединен с выходом второго ключевого элемента и соедиI ненными параллельно вторыми входами измерительных компараторов, выход линии задержки подключен к входу второго ключевого элемента, выход первого дополнительного компаратора связан с управляющим входом третьего ключевого элемента, выход которого соединен с выходом устройства, первый управляющий вход четвертого ключевого элемента соединен с выходом второго дополнительного компаратора, вход четвертого ключевого элемента подключен к выходу тактового генератора, а выход соединен с управляющим Дфв входом блока ключей считывания и входом элемента временной задержки, выход, которого соединен с входами переключения коммутатора и распределителя, кодовые входв| которого связаны с выходами измерительных компараторов, а один из выходов одновременно соединен с вторым управляющим входом четвертого ключевого элемента входом считывания выходного кодового регистра и входом триггера, первый выход которого подключен к управляющему входу первого ключевого элемента, а второй — к управляющему входу второго ключевого элемента и входу третьего ключевого элемента, второй крайний вывод декадного делителя соединен с одноименными полю1112301 сами источников опорного напряжения старшего и младших разрядов и первым выходом коммутатора, остальные выходы которого соединены с одноименными полюсами источников опорного напряжения старшего и младших разрядов, первый вход коммутатора подключен к общий шине, а второй его вход соединен с аналоговым выходом управляемого источника опорного напряжения.

ЗО

1

Изобретение относится к измерительной технике и может быть использовано в электроизмерительных устройствах и системах для определения максимального значения кратковременных одиночных и редко повторяющихся импульсных сигналов.

Известно устройство для измерения максимального значения сигнала, содержащее выходной кодовый регистр, многоразрядный декадный делитель, группу компараторов, первый вход каждого из которых подсоединен к соответствующей ступени младшей декады многоразрядного декадного делителя, ступени старших декад которого шунтированы группой ключевых элементов, а выходы подключены к входам выходного кодового регистра (13.

Недостаток устройства — увеличение динамической погрешности результата измерения с уменьшением продолжительности измеряемого импульса, обусловленное последовательным во времени уравновешиванием измеряемой величины.

Наиболее близким по технической сущности к предлагаемому является устройство для измерения амплиту- ды одиночных импульсных сигналов, содержащее выходной кодовый регистр, многоразрядный декадный делитель, декаду измерительных компараторов, первый вход каждого из которых подсоединен к соответствующей ступени младшей декады многоразрядного декадного делителя, ступени старших декад которого шунтированы группой ключевых элементов, а выходы под-. ключены к входам выходного кодово2 го регистра, источник опорного напряжения, два преобразователя единичного кода в напряжение, пиковый детектор, линию задержки, два дополнительных декадных делителя, дополнительные ключевые элементы, две дЬполнительные группы компараторов, первые входы одной.из которых подключены .к соответствующим ступеням младших декад первого дополнителького декадного делителя, ступени старших декад которого зашунтированы дополнительными ключевыми элементами, а первые входы другой подключены к соответствующим ступеням второго дополнительного декадного делителя, линия задержки подключена между вторыми входами группу компараторов и входом пикового детектора, выход которого подключен к вторым входам каждого компаратора дополнительных групп коипараторов, декадный делитель и первый дополнительный декадный делитель включены между шиной нулевого потенциала и выходом источника опорного; напряжения, к которому подключен входом первый преобразователь единичного кода в напряжение, выход которого соединен с входом второго преобразователя единичного кода в напряжение, кодовыми выходами подключенного к выходам части компараторов первой дополнительной группы компараторов и управляющим входом части группьч ключевых элемен-, тов, шунтирующих часть ступеней старших декад многоразрядного декадного делителя, кодовые входы первого преобразователя единичного

3 1112 кода в напряжение подключены к выходам компараторов второй дополнительной группы компараторов и управляющим входом другой части ключевых элементов группы ключевых элементов, шунтирующих другую часть ступеней старших декад многоразрядного декадного делителя, и дополнительной группы ключевых элементов, а выходы преобразователей единичного кода в íà- 1р пряжение подключены к входам выходного кодового регистра (2 .

Недостатками известного устройства являются относительная сложность, так как оно содержит многоразрядные резистивные д"лители напряжения с декадами компараторов в соответствии с числом десятичных разрядов кода измеряемой величины и аналоговые ключи для коммутации ступеней делите-щ лей, и связанная с ней недостаточная надежность.

Цель изобретения — упрощение устройства и повышение его надежности, Поставленная цель достигается тем, что в устройство для измерения амплитуды одиночных импульсных сигналов, содержащее выходной кодовый регистр, декадный делитель, декаду из- ЗО мерительных компараторов, источник опорного напряжения етаршего разряда, два дополнительных компаратора, пиковый детектор, линию задержки, четыре ключевых элемента, 35 причем выходы измерительных комнараторов подключены к входам выходного кодового регистра, вход пикового детектора и вход линии задержки присоедиНены к входу устройства, 40 первые входы измерительных компараторов соединены с соответствующими выходами декадного делителя, их вторые входы соединены параллельно, а выход линии задерлски связан с пер. 45 вым входом первого дополнительного компаратора, дополнительно введены управляемый источник опорного напряжения, кодовый выход которого связан с входом выходного кодового 50 регистра, а к аналоговому выходу присоединен первый крайний вывод декадного делителя, источники опорного напряжения младших разрядов, блок ключей считывания, коммутатор, 55 тактовый генератор, элемент временной задержки, триггер и распределитель, выходы которого соединены с

301 4 входами блока ключей считывания, связанного своими выходами с кодовыми входами управляемого источника опорного напряжения, второй вход первого дополнительного компаратора соединен с общей шиной, входы второго дополнительного компаратора раздельно присоединены к входу и выходу пикового детектора, выход пикового детектора соединен с входом первого ключевого элемента, выход оторого одновременно связай с выходом второго ключевого элемента и сое" диненными параллельно вторыми входами измерительных компараторов, выход линии задержки присоединен к входу второго ключевого элемента, выход первого дополнительйого компаратора связан с управляюI щим входом третьего ключевого элемента, выход которого присоединен к выходу устройства, первый управляющий вход четвертого ключевого элемента соединен с выходом второго дополнительного компаратора, вход четвертого ключевого элемента присое динен к выходу тактового генератора, выход одновременно связан с управляющим входом блока ключей считывания и входом элемента временной задержки, выход которого присоединен к входам переключения коммутатора и распределителя, кодовые входы которого связаны с выходами измерительных компара оров, а один из выходов одновременно соединен с вторим управляющим входом четвертого ключевого элемента, входом считывания выходного кодового регистра и входом триггера, один выход которого присоединен к управляющему входу первого ключевого элемента, а другой его выход одновременно связан с управляющим входом второго клк-левого элемента и входом. третьего ключевого элемента, другой крайний вывод декадного делителя одновременно связан с одними одноименными полюсами источников опорного напряжения старшего и младших разрядов и первым выходом коммутатора, к другим выходам которого раздельно пьисоединены противоположные одноименные полюса указанных ис. точниковопорного напряжения, первый вход коммутатора присоединен к общей шине устройства, а второй его вход соединен с аналоговым выходом управляемого источникаопорного направления.

S 1112301 Ь

На чертеже изображена блок-схема устройства.

Устройство содержит измерительный вход 1, пиковый детектор 2, линию 3 задержки, первый компаратор 4, вто- 5 рой компаратор 5, ключевые злементы — первый 6, второй 7, третий 8 и четвертый 9, триггер 10, тактовый генератор !1, декаду измерительных компараторов 12, декадный делитель

13, источники 14 и 15 опорного напряжения от старшего до младшего разрядов, коммутатор 16, управляемый источник f7 опорного напряжения, блок 18 ключей считывания, распределитель 19, элемент 20 временной задержки, выходной кодовый регистр 21, выход 22 устройства.

К измерительному входу 1 устройства присоединены вход пикового.детектора 2 и линии 3 задержки, к выходу которой подключен один из входов компаратора 4, второй вход которого связан с общей шиной. К входу и выходу пикового детектора 2 раздельно присоединены входы компаратора 5, а входы ключевых элементов 6 и 7 соответственно связаны с выходом пикового детектора 2 и выходом линии 3 задержки. Выход комнаратора 4 соединен с управляющим входом ключевого элемента 9. Один выход триггера 10 присоединен к управляющему входу ключевого элемента 6, а другой одновременно связан с з5 управляющим входом ключевого элемента 7 и входом ключевого элемента 8.

К входу ключевого элемента 9 присоединен выход тактового генератора 11, а выходы ключевых элементов 6 и 7 по связаны с одними, соединенными парал-. лельно, входами измерительных компараторов 12, другие входи которых раздельно присоединены к соответствующим выходам декадного делителя 13.

Крайний вывод декадного делителя 12 связан с одними одноименными полюсами источников 14 и 15 опорного напряжения и первым выходом коммута- о тора 16, противоположные одноименные выводы источников 14 и 15 опорного напряжения присоединены, к другим выходам коммутатора 16, один вход которого соединен с общей шиной, а другой присоединен к аналоговому выходу управляемого источника 17 опорного напряжения, связанному с входом декад-J ного делителя 13 напряжения. Кодо" вые входы управляемого источника 17 опорного напряжения через блок 18 ключей считывания связаны с соответствующими выходами распределителя

19, выход ключевого элемента 9 соединен с управляющим входом блока 18 ключей считывания и одновременно через элемент 20 временной задержки связан с входами переключения коммутатора 16 и распределителя 19.

Выходы измерительных компараторов

12 одновременно связаны с кодовыми входами распределителя 19 и выходным кодовым регистром 21, который также соединен с кодовыми выходами управляемого источника 17 опорного напря-

/ жения. Один из эыходов распределите— ля 19 одновременно связан с другим управляющим входом ключевого элемента 9, входом считывания выходного кодового регистра 21 и входом триггера 10.

Выход ключевого элемента 8 связан с выходом 22 устройства, предназначенным для индикации окончания процесса измерения.

Устройство работает следующим образом.

В исходном состоянии выходное напряжение управляемого источника 17 опорного напряжения (источник 17 может быть, например, выполнен в виде декадного преобразователя единичного кода в напряжение) равно максимальному значению, пропорциональному 10, где ч — число деся" тичных разрядов выходного кода.При этом выходы измерительных компараторов 12 распределителем 19 присоединены к кодовым входам старшего разряда управляемого источника 17 опорного. напряжения через блок 18 закрытых в исходном состоянии ключей считывания. Противоположный от управляемого источника 17 опорного напряжения вывод декадного делителя 13 коммутатором 16 подсоединен к общей шине устройства, ключевой элемент 6 открыт, а ключевые элементы 7-9 закрыты. В исходное состояиие устройство переключается по внешнему сигналу (соответствующие цепи н показаны).

Амплитуда входного импульсного сигнала„который подают на измерительный вход 1, вначале измеряется пиковым детектором 2, погреш1112301 ность которого находится в пределах мпадшего разряда кода. Выходное напряжение пикового детектора 2, расширенное на уровне максимума входного импульсного сигнала, сравни- 5 вается с помощью компаратора 5 непосредственно с входным импульсным сигналом. Благодаря некоторой задержке формирования расширенного напряжения на выходе пикового детектора 2 компаратор 5 фиксирует превышение выходным напряжением детектора 2 текущего значения напряжения входного импульсного сигнала при уменьшении последнего. Сформированный 1 при этом на выходе компаратора 5 единичный сигнал деблокирует ключевой элемент 9, после чего начинается кодирование амплитуды измеряемого импульсного сигнала подекадным, 20 сравнением.

Выходное напряжение пикового детектора 2 в первом такте кодирования сравнивается в измерительных компараторах 12 с опорными уровнями квантования, образованными делителем 13, шаг которых пропорционален единице старшего разряда, кода т.е. 10" "

При этом число сработавших компараторов 12 (напряжение на измерительном 30 входе которых превышает напряжение соответствующих уровней квантования на опорном входе) равно К1 — значению старшего разряда кода измеряемой величины (K=O 1,...,9).

Первыми же после деблокирования ключевого элемента 9 тактовым сигналом тактового генератора 11 онрашиваются ключи считывания блока 18 .ключеи считывания и в соответствии

10 с числом нулевых сигналов несработавших измерительных компараторов 12 отключается соответствующее число ступеней напряжений старшего разряда управляемого источника 17 опорного

45 напряжения. Подобное отключение ступеней старшего разряда в источнике

17 достигается, например, включением на соответствующих кодовых входах этого источника элементов НЕ. Таким образом, в первом такте кодирования после получения кода К1 старшего разряда напряжение управляемого источника 17 опорного напряжения устанавливается эквивалентным значению старшего разряда кода К1. 1 0 (; задержкой в элементе 20 временной задержки, необходимой для формирования кода К1 и установления соответствующего напряжения управляемого источника 17 опорного напряжения, тактовый сигнал переключает распределитель 19 и коммутатор 16 из первого, исходного, во второе положение. При этом выходы измерительных компараторов 12 присоединяются через соответствующие ключи блока 18 ключей считывания к цепям кодовых входов второго старшего разряда управляемого источника 17 опорного напряжения, а присоединенный к общей шине вывод декадного делителя 13 отключается от этой шины и к декадному делителю 13 подключается параллельно источник 14 опорного напряжения. Напряжение источника 14 опорного напряжения равно единице старшего разряда кода, т.е. 10" ", Это напряжение суммируется с установленным напряжением управляемого источника 17 опорного напряжения и поэтому до появления второго тактового сигнала на ступенях декадного делителя 13 устанавливаются уровни напряжения с шагом, пропорциональным 10, Каждый из этих

И-2 уровней по абсолютной величине оказывается эквивалентным К1 10" + и-2

p,f0 где р = 1,2,...,9 — номер ступени цекадного делителя 13.

С появлением второго и последующего тактовых сигналов такты кодирования и формирования кодов последующих разрядов повторяются аналогично описанному. После формирования кода предпоследнего младшего разряда и переключения распределителя 19 сигналом, формируемым на его выходе, блокируется ключевой элемент 9, что исключает дальнейшую передачу тактовых сигналов от тактового генератора 11 и переключается триггер 10 что приводит к блокированию ключевого элемента 6 и деблокированию ключевых элементов 7 и 8. Таким образом, после получения кода предпоследнего младшего разряда на ступенях декадного делителя 13 устанавливаются уровни напряжения с шагом, пропорциональным единице младшего разряда кода, выходное напряжение управляемого источника 17 опорного напряжения оказывается равным измеряемой величине входного импульсного сигнала с точностью до единицы предпоследнего младшего разряда кода, а к вхо 1гЗог

ВНИИПК Заказ 6453/31 Тирак 7fp Подписное àà КЩ Ватеит", г,Узцгород, ул.Проектная, 4