Функциональный преобразователь

 

ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий входной регистр,, соединенный информационными входами с шиной ввода аргумента, выходами младших, разрядов - с младшими разрядами первой группы входов первого блока вычитания кодов, а выходами старших разрядов - с входами дешифратора , подключенного выходами к адресным входам блока памяти, соединенного выходами,с первой .группой входов второго блока вычитания кодов, под ключенного выходами младших разрядов кода разности к установочным входам управляемого делителя частоты, а выходом обнуления - к входу управления установкой кода управляемого делителя частоты и к первому входу элемен та ИЛИ, соединенного выходом с первым входом элемента И, подключенного вторым входом к выходу генератора импульсов, а выходом - к сигнальному входу управляемого делителя частоты, выход которого соединен со счетным ВХОД.ОМ первого реверсивного счетчика, и первый буферный регистр, отличающийся тем, что, с целью ловьш ения быстродействия функционального преобразователя, в него введены генератор пилообразного напряжения, умножающий цифроаналоговый преобразователь , второй буферный регистр, сумматор по модулю два, второй реверсивный счетчик, аналого-цифровой преобразователь , регистр знака, цифроаналоговый преобразователь и выходной суммирующий усилитель, подключенный первым входом к выходу цифроаналогового преобразователя, а вторым входом - к выходу умножающего цифроаналогового преобразователя и входу аналого-цифрового преобразователя, соединенного выходами с входами старших разрядов второго буферного регистра, подключенного входами младших разрядов к вьгходам первого реверсивного счетчика, а вькодами - к второй группе входов второго блока вычитания кодов и к цифровым входам цифроаналогового преобразователя, соединенного со стробирующим входом , с выходом элемента ИЛИ и с входом запуска генератора пилообразных сд напряжений, вход управления знаком о а которого подключен к выходу сумматора по модулю два и к входу управлесо ния реверсом первого реверсивного счетчика, а выход - к аналоговому входу умножакнцего цифроаналогового преобразователя, соединенного цифровыми входами с выходами кода разности второго блока вычитания кодов, а входом управления Остановкой кода со стробирующим входом дешифратора, входом управления записью первого буферного регистра и выходом обнуления второго блока вычитания кодов, подклтенного выходом знака разности

СОЮЗ СОВЕТСНИХ .

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1

» (21) 3602115/18-24 (22) 07.06.83 (46) 23.09.84. Бюл. У 35 (72) А.С.Трахтенберг и С.Д.Корень (71) Кишиневский ордена "Знак Почета" завод счетных машин им. 50-летия СССР (53) 681.335(088.8) (56) 1. Авторское свидетельство СССР

В 894748, кл. G 06 J 3/00, С 06 С 7/26, 1980.

2. Авторское свидетельство СССР

Р 960836, кл. С 06 F 15/31, 1981 (прототип). (54)(57) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий входной регистр, соединенный информационными входами с шиной ввода аргумента, выходами младших разрядов — с младшими разрядами первой группы входов первого блска вычитания кодов, а выходами старших разрядов — с входами дешифратора, подключенного выходами к адресным входам блока памяти, соединенного выходами с первой группой входов второго блока вычитания кодов, подключенного выходами младших разрядов кода разности к установочным входам управляемого делителя частоты, а выходом обнуления — к входу управления установкой кода управляемого делителя частоты и к первому входу элемента ИЛИ, соединенного выходом с первым входом элемента И, подключенного вторым входом к выходу генератора импульсов, а выходом — к сигнальному входу управляемого делителя частоты, выход которого соединен со счетным входом первого реверсивного счетчика, и первый буферный регистр, о т л и— ч а ю шийся тем, что, с целью

„SU„, 1115069 A заа G 06 G 7/26» С 06 J 3/00

»повышения быстродействия функционального преобразователя, в него введены генератор пилообразного напряжения, умножающий цифроаналоговый преобразователь, второй буферный регистр, сумматор по модулю два, второй реверсивный счетчик, аналого-цифровой преобразователь, регистр знака, цифроаналоговый преобразователь и выходной суммирующий усилитель, подключенный первым входом к выходу цифроаналогового преобразователя, а вторым входом — к выходу умножающего цифроаналогового преобразователя и входу аналого-цифрового преобразователя, соединенного выходами с входами старших разрядов второго буферного регистра, подключенного входами младших разрядов к выходам первого реверсивного счетчика, а выходами — к второй группе входов второго блока вычитания кодов и к цифровым входам цифроаналогового преобразователя, соединенного со стробирующим входом, с выходом элемента ИЛИ и с входом запуска генератора пилообразных напряжений, вход управления знаком которого подключен к выходу сумматора по модулю два и к входу управления реверсом первого реверсивного счетчика, .а выход — к аналоговому входу умножающего цифроаналогового преобразователя, соединенного цифровыми входами с выходами кода разности второго блока вычитания кодов, а входом управления установкой кода . со стробирующим входом дешифратора, входом управления записью первого буферного регистра и выходом обнуления второго блока вычитания кодов, подключенного выходом знака разности

11 к первому входу сумматора по модулю два, соединенного вторым входом с выходом регистра знака, подключенного входом управления записью к второму входу элемента ИЛИ, входу управления записью входного регистра и выходу обнуления первого блока вычитания кодов, старшие разряды первой группы входов которого соединены с. выходами старших разрядов входного регистра и информационными входами первого

15069 буферного регистра, старшие разряды второй группы входов - с выходами первого буферного регистра, а младшие разряды второй группы входов - с выходами второго реверсивного счетчика, подключенного счетным входом к выходу элемента И, а входом управления реверсом — к выходу знака разности первого блока вычитания кодов и информационному входу регистра ,знака, Изобретение относится к автоматике и вычислительной технике, в частности к устройствам кусочно-линейной аппроксимации, и может найти применение в гибридных вычислительных сис- 5 темах и комплексах при функциональном преобразователе цифрового кода в аналоговый сигнал.

Известен функциональный преобразоI ватель, содержащий генератор импульсов, счетчики, блок сравнения кодов, регистры, преобразователь код — частота, блок памяти, дешифратор, реВерсивный счетчик и выходной цифроаналоговый преобразователь Е13.

Недостатком функционального преобразователя является пониженное быстродействие.

Наиболее близким к изобретению является функциональный преобразо- 2Q ватель, содержащий входной регистр, соединенный информационными входами с шиной ввода аргумента, выходами младших разрядов — с младшими разрядами первой группы входов первого .блока вычитания, а выходами старших разрядов — с входами дешифратора, подключенного выходами к адресным входам блока памяти, соединенного выходами с первой группой входов 30 второго блока вычитания кодов, подключенного выходами кода разности к установочным входам управляемого делителя частоты, а выходом обнуления - к входу управления установкой кода управляемого делителя частоты и к первому входу элемента ИЛИ, сое" диненного выходом с первым входом элемента И, подключенного вторым вхо-. дом к выходу генератора импульсов, gp а выходом — к сигнальному входу управляемого делителя частоты, выход которого соединен со счетнйм входом первого реверсивного счетчика, подключенного входом управления реверсом к выходу знака разности второго блока вычитания, соединенного второй группой входов с выходами первого реверсивного счетчика, а выходом обнуления - с первым входом второго элемента И и с первым входом триггера, подключенного вторым входом к выходу первого формирователя импульсов и к входу управления записью буферного регистра, прямым входом — к первому входу третьего элемента И, а инверсным выходом- — к второму входу второго элемента И, соединенного выходом с первым входом второго элемента ИЛИ, подключенного выходом к входу управления записью входного регистра, а вторым входом через элемент задержки — к выходу второго формирователя импульсов, второму входу первого элемента ИЛИ и к входу обнуления буферного регистра, соединенного информационными входами с выходами младшйх разрядов входного регистра, а выходами — с второй группой входов буферного регистра, подключенного выходами кода разности к установочным входам вычитающего счетчика, соединенного выходом с входом второго формирователя импульсов,а счетным входом — с выходом третьего элемента И C2).

Недостатком известного устройства является пониженное быстродействие, обусловленное цифровой интерполяз 11 цией между кодами ординат воспроиз\ водимого участка функции. .Целью изобретения является повы:шение быстродействия функционального

I преобразователя.

Поставленная цель достигается тем, что в функциональный преобразователь, содержащий входной регистр, соединенный информационными входами с шиной ввода аргумента, выходами младших разрядов — с младшими разрядами первой группы входов первого блока вычитания кодов, а выходами старших разрядов — с входами дешифратора, подключенного выходами к ад. ресным входам блока памяти, соединенного выходами с первой группой входов второго блока вычитания кодов, подключенного выходами младших разрядов кода разности к установочным входам управляемого делителя частоты, а выходом обнуления — к входу управления установкой кода управляемого делителя частоты и к первому входу элемента ИЛИ, соединенного выходом с первым входом элемента И, подключенного вторым входом к выходу генератора импульсов, а выходом — к сигнальному входу управляемого делителя частоты, выход которого соединен со счетным входом первого реверсивного счетчика, и первый буферный регистр, введены генератор пилообразных напряжений, умножающий цифроаналоговый преобразователь, второй буферный регистр, сумматор по модулю два, второй реверсивный счетчик, аналогоцифровой преобразователь, регистр знака, цифроаналоговый преобразователь и выходной суммирующий усилитель, подключенный первым входом к выходу цифроаналогового преобразователя, а вторым входом — к выходу умножающего цифроаналогового преобразователя и входу аналого-цифрового преобразователя, соединенного выходами с входами старших разрядов второго буферного регистра, подключенного входами младших разрядов к выходам первого реверсивного счетчика, а выходами — к второй группе входов второго блока вычитания кодов и к цифровым входам цифроаналогового преобразователя, соединенного со стробирующим входом, с выходом элемента ИЛИ и с входом запуска генератора пилообразных напряжений, вход управления знаком которого подключен к выходу сумматора по модулю два и

15069 4

55 к входу управления реверсом первого реверсивного счетчика, а выход к аналоговому входу умножающего цифроаналогового преобразователя, соединенного цифровыми входами с выходами кода разности второго блока вычитания кодов, а входом управления установкой кода — со стробирующим входом дешифратора, входом управления записью первого буферного регистра и вьиодом обнуления второго блока вычитания кодов, подключенного вьиодом знака разности к первому входу сумматора по модулю два, соединенного вторым входом с выходом регистра знака, подключенного входом управле— ния записью к второму входу элемента ИЛИ. входу управления записью входного регистра и выходу обнуления первого блока вычитания кодов, старшие разряды первой группы входов которого соединены с вьиодами старших разрядов входного регистра и информационными входами первого буферного регистра, старшие разряды второй группы входов — с выходами перво го буферного регистра, а младшие разряды второй группы входов — с выходами второго реверсивного счетчика, подключенного счетным входом к выходу элемента И, а входом управления реверсом — к выходу знака разности первого блока вычитания кодов и информационному входу регистра зна. ка.

На фиг. 1 изображена блок-схема функционального преобразователя; на фиг. 2 — график возможного изменения аргумента на участках аппроксимации функции.

Функциональный преобразователь содержит генератор 1 импульсов, элемент И 2, элемент ИЛИ 3, управляемый делитель 4 частоты, первый реверсивный счетчик 5, второй регистр 6, шину 7 ввода аргумента, первый блок 8 вычитания кодов с выходом 9 знака разности и выходом 10 обнуления, первый буферньв1 регистр 11, второй блок 12 вычитания кодов с выходом 13 знака разности, вьиодом 14 обнуления и выходами младших 15 и старших 16 разрядов кода разности, блок 17 памяти, дешифратор 18, второй реверсивный счетчик 19, регистр 20 знака, сумматор 21 по модулю два (элемент контроля четности-нечеткости), генератор 22 теплообразньи напряжений, умножающий

5 11 цифроаналоговый преобразователь 23, второй буферный регистр 24, цифроана логовый преобразователь 25, аналогоцифровой преобразователь 26 и-выходной суммирующий усилитель 27.

Функциональный преобразователь работает следующим образом. .В блок 17 памяти заносятся коды ординат f(X ) узловых точек функции преобразования, причем в первую ячейку заносится нулевой код. Старшие разряды кода аргумента, поступающие на второй регистр 6, преобразуются дешифратором 18 в код апреса, по которому в блоке 17 памяти находится код узловой точки соответствующего значения функции преобразования. Бло. ком 12 вычисляется разность между кодами ординат узловых точек, поступающих из блока 17, и кодами функции преобразования, поступающими из регистра 24.

Генератор 22 формирует пилообразные импульсы амплитудой от нулевого до максимального значения рабочей шкалы, поступающие на аналоговый вход преобразователя 23. Частота следования пилообразных импульсов равна где fo — опорная частота генератора 1;

m — разрядность счетчиков 5 и 19.

Полярность импульсов генератора 22. определяется сумматором 21 по модулю два: нулевой сигнал на выходе сумматора 21 соответствует импульсам положительной полярности генератора 22, а единичный сигнал — импульсам отрицательной полярности.

С помощью блока 8 вычисляются момент сравнения между поступившим во второй регистр 6 кодом аргумента и текущим, в процессе воспроизведения функции, значением кода аргумента с выходов счетчика 19 и регистра 11, при котором на выходе суммирующего усилителя 27 достигается значение, соответствующее поступившему аргументу.

В исходном состоянии реверсивные счетчики 5 и 19, второй регистр 6, регистр 20 знака, буферные регистры 11 и 24 установлены в нуль. При этом по нулевому коду f(Xo) иэ первой ячейки блока 17 памяти и нулевому коду регистра 24 на выходе 14! 5069 б обнуления блока 12 формируется сигнал сравнения. Передний фронт сигнала сравнения поступает через элемент ИЛИ 3 на вход элемента И 2, закрывая его на время установки коэффициента передачи делителя 4 частоты и преобразователя 23, и на стробирующий вход преобразователя 25, разрешая запись кода с выхода регистра 24, на установочные входы управляемого делителя 4 частоты, разрешая установку коэффициента деления, на вход управления преобразователя 23, разрешая запись коэффициента передачи, на его цифровые входы, на вход управления буферного регистра 11, разрешая запись кода старших разрядов регистра 6, и на стробирующий вход дешифратора t8, разрешая передачу кода адре20 са в блок 17 памяти. Передний фронт сигнала сравнения с выхода 10 обнуле ния блока 8 поступает на вход управления регистра 6, разрешая передачу следующего значения аргумента и на

25 вход управления регистра 20 знака, разрешая запись знака разности кодов аргумента с выхода 9 знака разности блока 8.

Рассмотрим работу преобразователя при различных вариантах изменения аргумента на участке аппроксимации в соответствии с фиг. 2.

Прн поступлении на входы регистра 6 кода первого значения аргумента .Х дешифратор 18, по старшим раз35 рядам кода аргумента, осуществляет выборку адреса соответствующего значения функции f(XÄ) на данном участке аппроксимации. В блоке 12 формируется разность кодов f(Х„)-Е(X.), поступающая на цифровые входы преобразователя. 23, задавая наклон пилообразного напряжения на его выходе.

Младшие m разрядов с выходов 15 ко45 да разности блока 12 поступают на делитель 4 частоты, в котором устанавливается соответствующий коэффициент деления. На выходе 9 блока 8 вычитания кодов формируется знак разности между кодом первого значения аргумента, поступившим из входного регистра 6, и кодом нулевого значения аргумента, младшие разряды которого поступают из счетчика 19, а старшие разряды — из буферного регистра 11. Знак разности с выхода 9 блока 8 записывается по высокому уровню сигнала сравнения с выхода 10 блока 8 в регистр 20 знака.

15069

1О

5S

7 11

После поступления на входы блока 8 кода первого значения аргумента на выходе 10 обнуления блока 8 формируетсп задний фронт сигнала сравнения, задержанный на время, необходимое для установки знака разности в регистре 20.

После поступления на входы блока 12 кода функции f(Õ„) на выходе 14 обнуления формируется задний фронт сигнала сравнения, задержанный на время, необходимое для установки кода разности й(Х4)-f(X ) на цифровых входах преобразователя 23 и коэффициента деления делителя 4 частоты. По заднему фронту сигнала сравнения с выхода 14 блока 12 осуществляется запуск -генератора 22 пило образных напряжений и открывается элемент И 2, разрешая прохождение импульсов с выхода генератора 1 импульсов на счетный вход счетчика 19 и через управляемый делитель 4 частоты — на счетный вход счетчика 5. На выходе преобразователя 23 формируется пилообразное напряжение, коэффициент наклона которого прямо пропорционален разности кодов f(X<)-f(X ). Таким образом, на выходе суммирующего усилителя 27 начинается линейная интерпоряция функции на выбранном интервале аппроксимации.

При совпадении кода счетчика 19 и кода младших разрядов первого значения аргумента на выходе 10 обнуления блока 8 вычитания кодов формируется импульсный сигнал сравнения. По переднему фронту сигнала сравнения закрывается элемент И 2, в преобразователь 25 с выхода регистра 24 заносится код ординаты ", соответствующий коду аргумента Х,, осуществляется срыв генерации пилообразного напряжения в генераторе 22 и прием следующего значения кода аргумента во входной регистр 6. При этом старшие разряды кода ординаты У, формируются на выходе преобразователя 26, количество разрядов Г которого равно

1= и-м, где и — количество разрядов полного кода ординаты Y

1 — количество мпадших разрядов кода ординаты 7, а младшие разряды определяются кодом счетчика 5.

При поступлении в регистр 6 кода аргумента Х1,,1 на выходе 9 знака разности блока 8 изменяется знак разности, в результате чего счетчик 19 переходит в режим вычитания.

По высокому уровню сигнала сравнения с выхода 10 блока 8 знак разности кодов записывается в регистр 20 знака, что приводит к изменению состояния на выходе сумматора 21, а следовательно, к переводу счетчика 5 в режим вычитания. После поступления кода аргумента Х;, на выходе 10 обнуления блока 8 формируется задний фронт сигнала сравнения, по кото рому открывается элемент И 2 и осуще ствляется запуск генератора 22, формирующего пилообразный импульс отрицательной полярности. На выходе преобразователя 23 формируется пилообразное напряжение отрицательной полярности с прежним коэффициентом наклона. Таким образом на выходе суммирующего усилителя 27 продолжается линейная интерполяция функции.

При достижении счетчиком 19 кода младших разрядов аргумента Х. на выходе 10 блока 8 вновь формируется импульсный сигнал сравнения. По переднему фронту сигнала сравнения закрывается элемент И 2, в преобразователь .25 заносится код ординаты Y-„ осуществляется срыв генерации пилообразного напряжения в генераторе 22 и прием следующего значения кода аргумента Х„. в регистр 6. На выходе 9 блоке 8 формируется знак разности кодов Х„., -Х;... управляющий реверсом счетчика 19 и состоянием сумматора 21. При этом изменяется полярность пилообразных импульсов генератора 22 и счетчик 5 переходит в режим суммирования. По заднему фронту

40 сигнала сравнения с выхода 10 обнуления блока 8 открывается элемент И 2 и запускается генератор 22 пилообразных напряжений. На выходе ауммирующего усилителя 27 продолжается

45 линейная интерполяция функции. При этом коэффициент деления делителя 4 частоты и коэффициент передачи на цифровых входах преобразователя 23 остаются прежними и линейная интерполяция осуществляется по закону, определяемому аппроксимирующей функцией на участке Хо — Х1.

При достижении ординатой кода узловой точки f(Ку) на выходе 14 обнуления блока 12 формируется перед. ний фронт сигнала сравнения, по которому элемент И 2 закрывается, в преобразователь 25 заносится код

9 11 ординаты узловой точки f(X„}, осуществляется срыв пилообразного напряжения в генераторе 22, в регистр 11 заносится код старших разря. дов аргумента Х, равный коду узловой точки аргумента Х . По переднему фронту сигнала сравнения с выхода 14 блока 12 старшие разряды кода аргумента Х-, преобразуются дешифратором 18 в код адреса, по которому иэ блока 17 памяти извлекается код ординаты узловой точки f(X ). В блоке 12 формируется разность кодов

f(Xg)-f(X), которая по сигналу сравнения с выхода 14 блока 12 посту". пает на цифровые входы преобразователя 23, определяя наклон пилообраз- ного напряжения с выхода генерато.ра 22. Младшие разряды кода разности поступают по сигналу сравнения на делитель 4 частоты и устанавливают коэффициент передачи на .очередном участке аппроксимации. На выходе 13 блока 12 формируется знак разности кодов, изменяющий состояние сумматора 21, а следовательно, и полярность пилообразных импульсов генератора 22 .и реверс счетчика 5. По заднему фронту сигнала сравнения с выхода 14

Блока 12, длительность которого опре15069 «0 деляется временем, необходимым для установки кодов на цифровых входах преобразователя 23 и коэффициента передачи делителя 4 частоты, откры5 вается элемент И 2 и запускается генератор 22 пилообразных напряжений.

На выходе суммирующего усилителя 27 начинается линейная интерполяция функции на втором интервале аппрокси— мации.

На последующих участках аппроксимации преобразователь работает аналогично.

Таким образом, введение гибридной интерполяции в функциональном преобразователе позволяет использовать меньшее количество разрядов при воспроизведении функции, за счет чего повышается в 2"/2 раз быстродействие преобразователя по сравнению с известным устройством, причем практически как в узловых точках, так и в пределах участка аппроксимация одинакова, так как с помощью счетчи2 ка 5 осуществляется цифровая интерполяция младших разрядов функции.

Это позволяет осуществлять коррекцию интерполируемой функции в пределах участка аппроксимации в моменты приема кода очередного аргумента.

I) I I I

ВНИИПИ Заиаэ 6772/36 Тирах 698 Подписное

Филиал ППП "Яатвит", г.Ухгород, ул.Проектная, 4