Аналого-цифровое множительное устройство
1. АНАЛОГО-ЦИФРОВОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТВО, содержащее накапливакиций сумматор, соединенный выходами свыходами устройства, а инфор- , ма1щрнными входами - с выходами коммутатора , и два аналого-цифровых преобразователя , каждый из которых содержит цифроаналоговый преобразователь и компаратор, подключенный первым входом к вьгходу цифроаналогового хфеобразователя того же аналого-цифрового преобразователя, а вторым входом - к аналоговому входу соответствукяцего сомножителя устройства, причем выходы компараторов обоих аналого-цифровых преобразователей соединены с соответствующими управляющими входами коммутатора, отличающ е е с я тем. что, с целый повышения быстродействия устройства при сохранении его точности, в него дополнительно введены комбинационный сумматорл группа элементов ИЛИ, распрет- ; делитель импульсов и два блока сдвига SU,,,, 1117655 а«Р G 06 G 7/16; G 06 3 3/00 Г- ----I tCF-, кода последовательного приближения, а каждый аналого-цифровой преобразователь содержит регистр последовательного приближения, подключенный тактирующим входом к шине опорной частоты и к тактирующим входам блоков сдвига кода последовательного приближения , накапливающего сумматора и распределителя импульсов, причем ре-, гистр последовательного приближения первого аналого-цифрового преобразователя соединен выходами с входами цифроаналогового преобразователя первого аналого-цифрового преобразователя , а информационным входом - с Ш)1ходом компаратора того же аналогоцифрового преобразователя и с инфорш мационным входом первого блока сдвига кода последовательного приближес ния, подключенного управляющими входами к выходам распределителя импульсов , а выходами - к первой группе входов комбинационного сумматора и к Первой группе информационных входов коммутатора, соединенного второй группой информационных входов с рой группой входов комбинащюнного Эд сумматора и с выходами второго блока. I :д сдвига кода последовательного прибли:л жения, подключенного упр авлякяцими входами к выходам распределителя импульсов , а информационным входом к выходу компаратора второго аналого-цифрового преобразователя и к информационному входу регистра последовательного приближения второго аналого-ци ового преобразователя, соединенного выходами с входами цифроаналогового преобразователя того же аналого-цифрового преобразователя, а выходы нечетных разрядов комбинаци
6Е О1) А
ТВЕКНЫЙ КОМИТЕТ СССР (21) 3542922/18-24 (22) 14.01.83 (46) 07.10.84. Бюл. N 37 (72) В.И.Рабинович и М.И.Фихман (71) Новосибирский электротехнический институт (53) 681.335(088.8) (56) 1. Авторское свидетельство СССР
Ф 995106, кл. G 06 J 3/00;
С 06 6 7/12, 1981.
2. Авторское свидетельство СССР по заявке У 3492715/18-24, кл..С 06 J 3/00; С 06 С 7/16, 1982.
3. Авторское свидетельство СССР
Ф 499569, кл. G 06 J 3/00, 1974 (прототип). (54)(57) 1 ° АНАЛОГО-ЦИФРОВОЕ ИНОЖИТЕЛЬНОЕ УСТРОЙСТВО, содержащее накапливающий сумматор, соединенный выходами с выходами устройства, а инфор-; мационными входами - с выходами коммутатора, н .два аналого-цифровых преобразователя, каждый из которых содержит цифроаналоговый преобразователь и компаратор, подключенный первым входом к выходу цифроаналогового преобразователя того же аналого-цифрового преобразователя, а вторым входом — к аналоговому входу соответствующего сомножителя устройства, причем выходы компараторов обоих аналого-цифровых преобразователей соеди" иены.с соответствующими управляющими входазы коммутатора,.о т л и ч а ю— . щ е е с я тем. что, с целью повышения быстродействия устройства при сохранении его точности, в него дополнительно введены комбинационный сум-, матор группа элементов ИЛИ, распре-. делитель импульсов и два блока сдвига (д) G 06 G 7/16; G 06 J 3/00 кода последовательного приближения, а каждый аналого-цифровой преобразователь содержит регистр последовательного приближения, подключенный тактирующим входом к шине опорной частоты и к тактирующим входам блоков сдвига кода последовательного приближения, накапливающего сумматора и распределителя импульсов, причем ре-, гистр последовательного приближения первого аналого-цифрового преобразователя соединен выходами с входами цифроаналогового преобразователя первого аналого-цифрового преобразователя, а информационным входом — с выходом компаратора того же аналого- g цифрового преобразователя и с информационным входом первого блока сдвига кода последовательного приближения, подключенного управляющими вхоцами к выходам распределителя импульсов, а выходами - к первой группе входов комбинационного сумматора и к первой группе информационных входов коммутатора, соединенного второй группой информационных входов с второй группой входов комбинационного сумматора и с выходами второго блока., сдвига кода последовательного прибли- жения, подключенного управляющими входами к выходам распределителя импульсов, а информационным входом— к выходу компаратора второго аналого-цифрового преобразователя и к информационному входу регистра последовательного приближения второго аналого-цифрового преобразователя, соединенного выходами с входами цифроаналогового преобразователя того же аналого-цифрового преобразователя, а выходы нечетных разрядов комбинаци1117655 онного сумматора подключены к нечетным разрядам третьей" группы информационных входов коммутатора, четные разряды которой соединены с выходами элементов ИЛИ группы, подключенньФ первыми входами к выходам соответствукицих четких разрядов комбинационного сумматора, а вторыми входамик соответствующим выходам распределителя импульсов, причем четвертая группа информационных входов коммутатора соединена с шиной потенциала логического нуля.
2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что каждый блок сдвига кода последовательного приближения содержит группу элементов НЕ, группу элементов ИЛИ, две группы элементов И, элемент НЕ и регистр, выходы которого являются выходами блока сдвига кода последовательного приближения,, а тактирующий вход соединен с выходом элемента НЕ, Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для получения в темпе. поразрядного уравновешивания цифрового кода произведения. двух ана- 5 логовых сигналов с одновременным получением кодов сомножителей.
Известно аналого-цифровое множи тельное устройство, содержащее гене,ратор тактовых импульсов, делители ,частоты, генератор развертывающего напряжения, распределитель импульсов компараторы, счетчик, ключи и элемен" ты И, ИЛИ,НЕ-И.и НЕ"ИЛИ $1 ).
Недостатками устройства являются !5 пониженное быстродействие и ограниченная область применения из-за отФ сутствия преобразования сомножите.лей в цифровую форму.
Известно также аналого-цифровое множительное устройстЬа, .содержащее, сумматор-вычитатель, коммутаторы, сумматоры по модулю два, блок сдвига, :триггер управления и два следящих р25 аналого- цифровых .преобразователя f 2);
Недостатком данного устройства является повышенное значение максиподключенного входом к тактирукщему входу блока сдвига кода последовательного приближения, причем каждый i-й элемент И первой группы (1 i j -ro элемента И второй группы, сое" диненного первым входом с выходом i-го элемента НЕ, а вторым входомс выходом 2i-го разряда регистра, подключенного выходом (2i+I)-ro разряда к установочному входу (2i+2)-го разряда регистра. мального времени формирования кода. произведения. Наиболее близким к изобретению является аналого -цифровое множительное устройство, содержащее накапливающий сумматор, соединенный выходами с выходами устройства,. а информационными входами — с выходами коммутатора, и два аналого-цифровых преобразователя, каждый из которых содержит реверсивный счетчик, цифроаналоговый преобразователь и компаратор, подключенный перВым входом к выходу цифро аналогового преобразователя того же аналого-цифрового преобразователя, а вторым входом - к аналоговому sxoду соответствующего сомножителя устройства, причем выходы компараторов обоих аналого-цифровых преобразователей соединены с соответствующими управляющими входами коммутатора, подключенного первой и второй группами информационных входов соответственно к прямьм и инверсным выходам реверсивного счетчика первого ана" лого-цифрового преобразователя, соединенного входами с выходами компаратора первого аналого-цифрового преоб313 7655 4 разователя, а выходами — с входами цифроаналогового преобразователя то-, го же аналого-цифрового преобразователя, причем третья и четвертая группы информационных входов подключены соответственно к прямым и инверсным выходам реверсивного счетчика второго аналого-цифрового преобразователя, соединенного входами и выходами соответственно с выходами ком- 1О паратора и входами цифроаналогового преобразователя того же аналого-цифрового преобразователя, а управляющие входы компараторов подключены к выходам блока управления, соединенных тактирующим входом с шиной опорной частоты 3 J. Недостатком известного устройства является большое время получения результата умножения, обусловленное 20 воэможностью работы только s режимах развертывающего или следящего аналого-цифрового преобразователя. Время выЧисления произведения в следящем режиме на каждом шаге равно двум 25 тактам работы устройства, а в режиме и развертывающего преобразования 22 тактов (где h — - разрядность представления сомножителей), что ограничивает динамический диапазон скорости из-gp менения входных сомножителей и сужает область применения устройства. Цель изобретения — повышение быстродействия устройства при сохранении его точности. 35 Поставленная цель достигается тем, что в анапого-цифровое множительное устройство, содержащее накапливающий сумматор, соединенный выходами с выходами устройства, а ннформацион-4О ными входами = с выходами коммутато- ра, и два аналого-цифровых преобразователя, каждый из которых содержит цифроаналоговый преобразователь и компаратор, подключенный первым вхо- 45 дом к выходу цифроаналогового преобразователя того,же аналого-цифрового 1 преобразователя, а вторым входом - к аналоговому входу соответствующего сомножителя устройства, причем выхо- 5О ды компараторов обоих аналого-цифровых преобразователей соединены с соответствующими управляющими входами коммутатора, дополнительно введены, комбинационный сумматор, группа эле- 55 ментов ИЛИ, распределитель импульсов идва блока сдвига. кода последовательного приближения, а каждый аналогоцифровой преобразователь содержит регистр последовательного приближения, подключенный тактирующим входом к шине опорной частоты и к тактирующим входам блоков сдвига кода последовательного приближения, накапливающего сумматора и распределителя импульсов, причем регистр последовательного приближения первого аналого-цифрового преобразователя соединен выходами с входами цифроаналогового преобразователя первого аналогоцифрового преобразователя, а информационным входом †. с выходом компаратора того же аналого-цифрового преобразователя и с информационным вхо1 дом первого блока сдвига кода последовательного приближения, подключенного управляющими входами к выходам распределителя импульсов, а выходами - к первой группе входов комбинационного сумматора и к первой группе информационных входов коммутатора, соединенного второй группой информационных входов с второй группой входов комбинационного сумматора и с вЫходами второго блока сдвига кода последовательного приближения, подключенного управляющими входами к выходам распределителя импульсов, а информационным входом — к выходу компаратора второго аналого-цифрового преобразователя .и к информационному входу регистра последовательного приближения второго аналого-цифрового преобразования, соединенного выходами с входами цифроаналогового преобразователя того же аналого-цифрового преобразователя, а выходы нечетных разрядов комбинационного сумматора подключены к нечетным разрядам третьей группы информационных входов коммутатора, четные разряды которой соединены с выходами элементов ИЛИ группы, подключенных первымивходами к выходам соответствующих четных разрядов комбинационного сумматора, а вторыми входами - к соответствующим выходам распределителя импульсов, причем четвертая группа информационных входов коммутатора соединена с шиной потенциала логи ческого нуля. Кроме того, каждый блок сдвига кдда последовательного приближения содержит группу элементов НЕ, группу элементов ИЛИ, две группы элементов И, элемент НЕ и регистр, выходы. 11176 5 которого являются выходами блока сдвйгЬ кода последовательного приближения, а тактирующий вход соединен с выходом элемента НЕ, подключенного входом к тактирующему входу блока S сдвига кода последовательного приближения, причем каждый i-й элемент И первой группы (1< 1< m, где - количество элементов s группе) соединен первым входом с информационным входом блока сдвига кода последовательного приближений, вторым входомс 1-м управляющим входом блока сдвигa кода последовательного приближения и с входом i--ro элемента НЕ группы, а выходом - с первым входом i-ãî элемента ИЛИ группы, подключенного выходом к установочному входу (2i+ +1)-ro разряда регистра,а вторым вхо дом - к выходу i-го элемента И вто- рой группы, соединенного первым входом с выходом i-го элемента,НЕ группы, а вторым входом — с выходом 2i-ro разряда регистра, подключенного выходом (21+1)-ro разряда к установоч- 25 ному входу (2i+2)-ro разряда регистра. На фиг.1 изображена блок-схема аналого-цифрового множительного уст ройства; на фиг.2 - функциональная 36 схема блока сдвиг а кода последователь ного приближения. Ю Аналого-цифровое множительное устройство (фиг.1) содержит первый и второй аналого-цифровые преобразователи 1 и 2, первый и второй блоки 3 и 4 сдвига кода последовательного приближения, распределитель 5 импульсов, группу элементов ИЛИ 6, коммутатор 7, комбинационный сумматор 8 и накаплива40 ющий сумматор 9. Каждый из преобразо-; вателей 1 и 2 содержит компаратор 10, цифроаналоговый преобразователь 11 и регистр 12 последовательного прибли- -.. жения. Накапливающий сумматор 9 соединен выходами с выходами устройства, а информационными входами - с выходами коммутатора l. Компаратор 10 каждого аиалого-цифрового преобразователя подключен первым входом к выходу циф.роаналогового преобразователя 11 того же аналого-цифрового преобразования, .а вторым входом - к аналоговому вхо ду соответствующего сОмножителя (мно->5 жимого ипи множителя).,Выходы компараторов 10 преобразователей 1 и 2 соединены с управляющими входами ком55 б мутатора 7. Регистр 12 каждого из преобразователей 1 н 2 подключен так. тирующим входом к шине 13 опорной частоты, к тактирующим входам блоков 3 и 4 сдвига, накапливающего сумматора 9 н распределителя 5. Регистр 12 первого аналого-цифрового преобразователя 1 соединен. выходами с входами цифроаналогового преобразователя 11 преобразователя 1, а информационным входом — с выходом компаратора 10 преобразователя 1 и с информационным входом первого блока 3 сдвига. Последний подключен управляющими входами к выходам распределителя 5, а выходами — к первой группе входов комбинационного сумматора 8 и к первой группе информационных входов коммутатора 7, который соединен второй группой информационных входов с второй группой входов сумматора 8 и с выходами. второго блока 4 сдвига. Последний подключен управляющими входами к выходам распредели-. теля .5, а информационным входом - к выходу компаратора 10 и к информационному входу регистра 12 аналого-цифрового преобразователя 2, соединенного выходами с входами цифроаналогового преобразователя 11 того же преобразователя 2. Выходы нечетных разрядов сумматора 8 подключены к нечетным разрядам третьей группы информационных входов коммутатора 7, четные разряды каждой соединены с выходами элементов ИЛИ 6 группы, подключенных первыми входами к выходам четных разрядов сумматора 8; а вторыми входами— к выходам распределителя 5. Четвертая группа информационных входов коммутатора 7 соединена с шиной 14 потенциала логического нуля. Каждый из блоков 3 и 4 сдвига кода последовательного приближения (фиг.2) содержит группу элементов НЕ 15, группу элементов ИЛИ 16, первую группу элементов И 17 вторую группу элементов И 18, элемент НЕ 19 и регистр 20. Регистр 20, выходы которого являются выходами 21 блока 3(4) сдвиге, соединен тактирующим входом с выходом элемента НЕ 19, подключенного входом к тактирующему входу 22 блока 3 (4) сдвига. Каждый i é элемент И 17 первой группы (14 i 4 ю), где м - количество элементов в группе, М À-1) соединен первым входом с информационным входом 23 блока 3(4) 1117655 сдвига, вторым входом - с -м управляющим входом 24 блока Э(4) сдвига и с входом i-го элемента НЕ 15 группы, а выходом — с первым входом i-го элемента ИЛИ 16 группы, подключенно- З го выходом к установочному входу (2i+1)-го разряда регистра 20, а вторым входом - к выходу .с -го элемента И 18 второй группы, соединенного первым входом с выходом .1"ro элемента НЕ 15 группы, а вторым входомс выходом 2 -го разряда регистра 20, подключенного выходом (2i+1)-ro разряда к установочному входу (21+2)-го разряда регистра 20. Аналого-цифровое множительное устройство реалйзует вычисление произведения по рекурсивной процедуре. Действительно, обозначая состояние выхода компаратора 10 первого преоб- 2О разователя через .с, а компаратора 10 второго преобразователя - ф (гдео, 0, когда напряжение на первом входе компаратора больше напряжения íà его втором входе, иначе а(, Р 1), можно записать алгоритм формирования кодов последовательного приближения на выходах регистров 12 преобразователей 1 и 2 в следующем виде 30 -(1Ф1} х.„1 х + сЕ б1 2 (1) -0+1! у, у+р. 2 Ji1 1 " где 1 О, 1,..., n -1 " текущий номер 35 такта (Ь - разрядность регистров 12), х и J - цифровые коды 1 3 аналоговых со- 46 множителей х и у соответственно, причем х -у, =0. Тогда цифровой код произведения 4> i -+. определяется выражением 0 1! -(+ ) ==z- P. х.y +(у.g > !+,(! +1 1,! 1! !+1" 2 20 1 Ъ . . (! В каждом j-м такте работы устройства в накапливающий сумматор 9 записывается код текущего значения произведения 2, которое в следу.ющем такте суммйруется с кодом, поступающим с выходов коммутатора 7. Последний подключает соответствующую rpynay сво11х информационных входов к информационным входам накапливающего сумматора 9 в зависимости от состояний А и р, выходов компара;! торов 10 преобразователей 1 и 2 в соответствии с таблицей., -(1+1! 0 1 Первая 1 0 Вторая у- 2 -(!б 1! х "2 +у ". ,-« „-1" . 1 1 Третья 0 0 Четвертая Логический нуль Таким образом, после . -го такта в накапливающем сумматоре 9 формиру ется код произведения двух аналоговых сигналов. В исходном состоянии во всех раз рядах обоих регистров 20, накапливающего сумматора 9 и распределителя 5 устанавливаются нули, а в регистрах 12 преобразователей 1 и 2 — код "011..." (цепи приведения в исходное состояние не показаны). -При поступлении ю шину 13 тактовых импульсов регистры 12 преобразователей 1 и 2 формируют коды в соответствии с выра-„ жениями (1). На выходах. регистров 20 блоков 3 и 4 сдвига..образуются, соответственно . коды"х» 2 М" И "у: 2 (!б1!" формиро1 J ванне которых выполняется следующим образом. По переднему фронту тактирующего импульса осуществляется запись в регистры 12 очередного разряда кода множимого (множителя) и сдвиг на один разряд в сторону младших разрядов "1" на выходах распределителя 5 импульсов. В любой g-й такт работы устройства .(кроме (0) на J-м управляющем входе блоков 3 и 4 сдвига ус10 l 1Л655 ° . тановлена "1" и, следовательно, от" крыт только один j-й элемент И 17 первой группы. Состояние выхода 4t f ) компаратора 10 преобразователя 3 э 112) череэ этот элеиент И 77. и j-И б элемент ИПИ 16 поступает на вход (2j+1)-го разряда регистра 20. Остальные входы регистра 20 соединены со своими старшими разрядами через открытые элементы И 18 второй группы 10 и элементы ИЛИ 16. Зйпись информации в разряды регистра 20 производится по заднему фронту тактового импульса с вины,13, при этом одновременно осуществляется 15 сдвиг на один разряд влево кода множимого (множителя) и добавление оче» редного (j-го) младшего разряда множимого (множителя), что эквивалентно формированию указанных кодов на выхо20 дах блоков 3 и 4 сдвига. Коды с выходов блоков 3 и 4 сдвига поступают на входы комбинационного сумматора 8, на выходах которого формируется. код 25 соответствующей суммы, при этом в 1-м такте во всех разрядах с номерами, б большими кода суммы, могут быть толь ко логические "0". В то же время логическая "1",. присутствующая только йа j выходе распределителя, проходит через соответствующий элемент ИЛИ 6 группы íà (2j+2)"й разряд третьего входа коммутатора 7. Таким образом, рассмотренное устройство выполняет аналого-цифровое преобразование двух аналоговых сигналов с одновременным вычислением / цифрового кода их произведения з7а П тактов, т.е. позволяет повысить быстродействие в 2 " 11/и раз по сравнению с известным. При этом погрешность выполнения аналого-цифрового преобразования сомножителей и вычисления их произведения определяется разрядностью используемых аналого-цифровых преобразователей и совпадает с погрешностью известного устройства. Указанные обстоятельства определяют технико-экономический эффект возможного применения рассмотренного аналого-цифрового множительного устройства. IIJ76S5 Составитель С.Казинов Редактор P,Цицика Техред,И.Асталош Корректор О.Дуговая Ф ф ° 9 Заказ 7222/34 Тираж 698 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113Î35, Москва, E-35, Раувская наб., д.4/5 ЮФВ Филиал ППП "Патент", г.ужгород, ул.Проектная, 4
