Резервированное устройство

 

РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее резервируемые вычислитель ные блоки, блоки памяти и блоки обмена , информационные входы и выходы которых подключены к соответствующим шинам .магистрали, и блок управления конфигурацией резерва, содержащий счетчик сбоев резервируемых вычислительных блоков, счетчик сбоев блоков памяти, счетчик сбоев блоков обмена, регистр признаков ошибок, регистр конфигураций резерва и эле|мент ИЛИ, выход которого соединен с входами установки резервируемых вычислительных блоков, блоков, памяти и блоков обмена а входы - соответственно с одноименными контрольными выходами резервируемых вычислительных блоков, блоков памяти иблоков обмена, с входами первого, второго и третьего разрядов регистра признаков ошибок и со счетными входами счетчиков сбоев, выходы которых соединены с соответствующими входами модификации регистра конфигураций резерва, управляющие выходы которого подключены к одноименным входам резервируемых вычислительных блоков, блоков памяти и блоков обмена, а информационные выходы - к соответствующим шинам магистрали, к которой подключены также выходы регистра признаков ошибок и дешифратор, отличающееся тем, что, с целью повышения устойчивости к сбоям, в устройство введен счетчик числа реконфигураций резерва блоков памяти, выход которого соединен с входом четвертого разряда регистра признаков ошибок, а вход установки в ноль - с одноименными входами счетчиков сбоев и с первым выходом дешифратора , второй выход которого соединен с входом сброса регистра признаков ошибок, а входы - с соответствующими шинами магистрали.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (И) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И (Л НРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. (21) 3531314/18-24 ,(22) 06.01.83 (46) 30.10.84. Бюл. Ф 40 (72) И.В.. Ничего, Б.Д. Баринский, А.А. Иванов и Л.И. Краснобаева (53) 681.396 (088.8) (56) 1. Park N.(:. Barr P.Ñ.

The БЕКР FauIt-ToIerant Computer.

Part II "implementation and йе1даЬ 1ity Analysis".— 1)igest of. the 1973

International Symposium on FauEtToIerant Computing, PaIo AIto, California, IEFE Computer Society, 1973, рр. ?7-31.

2. Авторское свидетельство СССР

9 478460, кл. С 06 F 11/00 1973 (прототип). (54)(57) РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее резервируемые вычислитель ные блоки, блоки памяти и блоки об-. мена, информационные входы и выходы которых подключены к соответствующим шинам .магистрали, и блок управления конфигурацией резерва, содержащий счетчик сбоев резервируемых вычислительных блоков, счетчик .сбоев блоков памяти, счетчик сбоев блоков обмена, регистр признаков ошибок, регистр конфигураций резерва и зле1 мент ИЛИ, выход которого соединен с входами установки резервируемых

g(g) С 06 F 11/18 Н 05 К 10/00 вычислительных блоков, блоков. памяти и блоков обмена а входы " соответственно с одноименными контрольными выходами резервируемых вычислительных блоков, блоков памяти и. блоков обмена, с входами первого, второго и третьего разрядов регистра признаков ошибок и со счетными входами счетчиков сбоев, выходы которых соединены с соответствующими входами модификации регистра конфигураций резерва, управляющие выходы которого подключены к одноименным входам резервируемых вычислительных блоков, блоков памяти и блоков обмена, а информационные выходы — к соответствующим шинам магистрали, к которой подключены также выходы регистра признаков ошибок и дешифратор, о т л ич а ю щ е е с я тем, что, с целью повышения устойчивости к сбоям, в д устройство введен счетчик числа ре конфигураций резерва блоков памяти, выход которого соединен с входом четвертого разряда регистра признаков ошибок, а вход установки в ноль — с одноименными входами счетчиков сбоев и с первым выходом дешифратора, второй выход которого соединен с входом сброса регистра признаков ошибок, а входы — с соответствующими шинами магистрали.

25

Недостатком известной системы является низкая эффективность средств восстановления работоспособности.

Это выражается в следующем. Рассмотрим период установившегося процесса работы системы длительностью Т. Предположим, что поток сбоев является простейшим с ин" тенсивностью 4. а коэффициент пере-, 1 11216

Изобретение относится к вычислительной технике и может быть использовано при построении высоконадежных управляющих цифровых вычислительных систем. 5

Известно резервированное цифровое вычислительное устройство (ЦВУ), в состав которого входят запоминающие устройства.(ЗУ), блоки процессоров, блоки обмена, магистраль, 10 объединяющая информационные выходы этих блоков, а также блок управления конфигураций. В состав блока управления конфигурацией входят узлы контроля, выходами подсоединенные к соответствующим входам модификации регистра конфигураций, выходы которого соединены с входами управления конфигурацией блоков

ЦВУ, и узел управления (11..

20 .В рабочем режиме узлы контроля осуществляют оперативное обнаружение ошибок функционирования ЦВУ и формирование соответствующих сигналов в регистр конфигураций и узел управления, вызывая смену конфигураций отказавшего блока и возврат на последнюю контрольную точку программы, т.е. повторное выполнение участка программы. 30

Наиболее близкой к предлагаемой по технической сущности является резервированная вычислительная система, содержащая резервированные блоки ЭВМ, блоки обмена, узлы контроля, а также блоки и узлы управления конфигурацией резерва системы: счетчики числа сбоев резер" вированных блоков ЭВМ, счетчик-ре"

I HcTp конфигурации резерва для под 40 счета числа отказавших резервированных блоков ЭВМ, элементы И и ИЛИ.

Счетчики числа сбоев служат для различения случайных сбоев и отказов. При случайном сбое реконфигурация резерва не производится, она происходит, когда число сбоев превышает коэффициент пересчета счетчика (2) .

76 счета счетчика сбоев на интервале Т может быть определен в виде

Тл

K = —.

При этом потери времени на реконфигурацию из-за появления постоянного отказа в текущей конфигурации резерва равны Т = N I, где — средний временной интервал от момента перезапуска программы с контрольной точки до момента обнаружения ошибки. и

Время о может менять свое значение от минимального, когда отказ проявляется на первых же командах повторяемого участка программы, до значения d соответствующего средней длительности всеro повторяемого участка программы (т.е. фрагмента программы между двумя последовательными контрольными точками) .Если о в среднем составляет 5-15% длительности d повторяемого участка программы, то потери времени можно оценить как t = (0,05+0,15)Nd. Таким образом, известная система имеет ограниченную эффективность восстановления прохождения программы, после сбоев, так как для того, чтобы снизить число k ложных реконфигураций резерва в ней необходимо значительно увеличивать коэффициент пересчета счетчиков сбоев. Это, в свою очередь, приводит к существенным потерям времени при появлении постоянного отказа в текущей конфигурации резерва, что затрудняет использование системы для управления объектами в реальном масштабе времени.

Кроме того, известной системе присуща слабая защищенность от сбоев в оперативной памяти, так как при накоплении сбоев во всех комплектах памяти системы (это возможно .при работе в условиях мощных или высокоинтенсивных помех) она теряет возможность автоматического восстановления работоспособности. Действительно, перезапуск программ с контрольных точек предполагает перезагрузку аппаратурных ресурсов ЦВУ информацией, заранее запомненной в оперативной памяти; при разрушении этой информации система не может автоматически восстанавливаться.Это также .свидетельствует о недостаточной сбоеустойчивости системы. з 1

- Цель изобретения — повышение устойчивости к сбоям устройства.

Поставленная цель достигается ,тем, что в резервированное устройство, содержащее резервируемые вычислительные блоки, блоки памяти и блоки обмена, информационные входы и выходы которых подключены к соответствующим шинам магистрали,и блок управления конфигурацией резерва, содержащий счетчик сбоев резервируемых вычислительных блоков, счетчик. сбоев блоков памяти, счетчик сбоев блоков обмена, регистр признаков ошибок, регистр конфигураций резерва и элемент ИЛИ, выход которого соединен с входами установки резервируемых вычисли-тельных блоков, блоков памяти и блоков обмена, а входы — соответственно с одноименными контрольными выходами резервируемых вычислительных блоков, блоков памяти и блоков обмена, с входами первого, второго и третьего разрядов регистра признаков ошибок и со счетными входами счетчиков сбоев, выходы которых соединены с соответствующими входами модификации регистра конфигураций резерва, управляющие выходы которого подключены к одноименным входам резервируемых вычислительных блоков, блоков памяти и блоков обмена, а информационные выходы — к соответствующим шинам магистрали, к которой подключены выходы регистра признаков ошибок и дешифратор, введен счетчик числа реконфигурации резерва блоков памяти, выход которого соединен с входом четвертого разряда регистра признаков ошибок, а вход установки в ноль — с одноименными входами счетчиков сбоев и с первым выходом дешифратора, второй выход которого соединен с входом сброса регистра признаков ошибок, а входы — с соответствующими шинами двунаправленной магистрали., На чертеже представлена схема предлагаемого резервированного цифрового вычислительного устройства.

Устройство содержит резервируемые вычиспительные блоки 1, блоки

2 памяти, блоки 3 обмена и блок 4 управления конфигурацией резерва,в состав которого входят счетчики 5, 6 и 7 числа сбоев вычислительных

121676 блоков, блоков памяти и блоков обмена соответственно, счетчик 8 числа конфигураций памяти, дешифратор 9, регистр 10 признаков ошибок, регистр 11 конфигураций и элемент

ИЛИ 12.

Магистральные выходы блоков 1-3, регистров 10 и 11, а также вход дешифратора 9 соединены двунаправленной магистралью. Выходы контроля

1О блоков 1-3 соответственно соединены со счетными входами счетчиков 5-7, с первым, вторым и третьим входами элемента ИЛИ и с входами соответствующих разрядов регистра 10. Выходы счетчиков 5-7 соединены с соответствующими входами модификации регистра 11, выход счетчика 6 сбоев блоков памяти, кроме того, соединен со счетным входом счетчика 8, выход

20 которого соединен с входом четвер. того разряда регистра 10 а вход— обнуления — с аналогичными входами счетчиков 5-7 и первым выходом дешифратора 9, второй выход которого .

25 соединен с входом обнуления регистра

10. Выходы CI, Ь и с регистра 11 соединены с входами управления конфигурацией резерва блоков 1-3 соответственно, а выход элемента 12 с входом установки этих блоков.

Критерием отказа текущей конфигурации резерва блоков является

N-кратное неудачное (т.е. приводящее к ошибке) выполнение повторяемого участка программы. Указанный критерий реализуется путем счета в счетчиках .сбоев числа возвратов на начало каждого повторяемого

35 участка программы и сброса значе40 ния счетчиков при переходе от данного повторяемого участка программы к следующему.

Такая организация позволяет практически исключить возможность ложной реконфигурации резерва в

ЦВУ, существенно повьппая оперативность и эффективность восстановления программы после сбоя.

Наличие счетчика числа реконфигураций блоков:памяти позволяет обнаружить состояние в системе, когда информация не может быть правильно считана из блоков памяти во всех

Это позволяет и в этом случае автоматически проводить восстановление, например, переэагрузив содержимое

55 конфигурациях резерва этих блоков, 1121676 памяти информацией из внешнего накопителя или проведя программные процедуры коррекции. Указанное свойство также позволяет повысить устойчивость ЦВУ к сбоям.

Устройство работает следующим образом.

При включении устройства счетчики 5-8, а также регистры 10 и 11 об" нуляются, причем нулевой код в регистре 11 обеспечивает установку исходных конфигураций блоков 1-3 (на шинах а, Ъ и С вЂ” нулевой код).

Число основных и резервных комплектов этих блоков, типы конфигураций резерва и последовательность их перебора определяются требованиями к надежности, производительности, физическим параметрам ЦВУ и могут быть различными.

В ходе работы ЦВУ выполняет целевые программы, обеспечивая процесс управления .

Правильность функционирования блоков 1-3 оперативно контролируется входящими в их состав контрольными схемами, в качестве которых могут быть использованы любые контрольные схемы (например, схемы контроля по модулю, схемы сравнения и другие).

При обнаружении ошибки вычислительного блока памяти или блока обмена на контрольных выходах 3, Е или 1 соответственно формируется сигнал, поступающий на счетный вход счетчика 5,6 или 7 сбоев, на вход первого, второго и третьего разряда регистра

10 и на вход элемента ИЛИ. Это обеспечивает модификацию содержимого соответствующего счетчика сбоев, установку в единичное состояние соответствующего разряда регистра признаков ошибок, а также формирование сигнала ошибки на выходе элемента ИЛИ и на входах установки блоков 1-3, который переводит их в фиксированное состояние, а также блокирует обмен, реакцию на прерывание, запись в память (на время наличия сигнала ошибки) и инициирует выполнение программы анализа ошибок путем установки фиксированного адреса первой ее команды в вычислительных блоках.

При выполнении программы анализа ошибок вычислительный .блок по магистрали считывает содержимое регистра

10 и производит его анализ, по реНа границах повторяемых участков программы, непосредственно перед формированием информации о следующей контрольной точке выполняется операция сброса содержимого счетчиков 5-7, который происходит при подаче вычислительным блоком по магистрали на вход дешифратора 9 кода К2. При возникно40 вении .ошибки и возврате на предыI дущую контрольную точку производится накопление в соответствующем счетчике сбоев их числа (сброс счетчиков в этом случае не происходит), а при успешном переходе к следующему участку счетчики обнуляются. Например, при возникновении сбоя в блоке 1 (2 или

3) на контрольном выходе d блока 1 (8 или 1 соответственно) вырабатывается сигнал, устанавливающий первый (второй, третий) разряд регистра 10, добавляющий единицу к содержимому счетчика 5 (6,7), устанавливая блоки 1-3 в фиксированное состояние и переводя ЦВУ на выполнение программы анализа ошибок.

Последняя передает управление прер5

1О

1г

30 зультатам которого вырабатывает необходимую соответствующую типу ошибки программную реакцию,. например коррекцию содержимого ЗУ,установку состояний абонентов и т.д. и осуществляет сброс регистра 10, а также возврат на контрольную точку программы (на начало повторяемого участка программы). Сброс регистра 10 выполняется при подаче вычислительным блоком по магистрали на вход дешифратора 9 кода К1.

Организация контрольных точек в программе является одним из наиболее распространенных методов защиты программ и данных от аппаратурных ошибок и производится обычно следующим образом.

Все программы, предназначенные для выполнения, разбиваются на участки, выполнение каждого из которых начинается с загрузки аппаратурных средств. Информация для загрузки готовится в каждом таком участке для последующего, причем при появлении ошибки также производится перезагруэка и возобновление работы с начала участка.

Особенность предлагаемого устройства состоит в следующем.

1121676

40 ванной ошибкой программе, начиная с последней контрольной точки. Если данные события повторяются менее чем N раз (N — коэффициент пересчета, для счетчиков 5-7 он может быть различным), а затем текущий участок программы выполняется правильно, то счетчики 5-7 сбрасываются и реконфигурации блоков 1-3 не происходит. Если же происходит N-кратное повторение ошибки данного типа при выполнении текущего участка программы, то соответствующий блок считаЕтся отказавшим и его конфигурация резерва изменяется, так как на выходе счетчика сбоев появляется сигнал переполнения, приводящий к модификации поля разрядов регистра 11, содержащего код конфигурации этого блока (меняется значение 20 на выходе а Ь или г, соответственно).

При одновременном появлении ошибок нескольких типов они обрабатываются параллельно, что обеспечивает быстрое удаление отказавших блоков. 25

Число реконфигураций блока 2 памяти подсчитывается в счетчике 8.

Это обеспечивается тем, что вход этого счетчика соединен с выходом переполнения счетчика 6 сбоев бло- 30 ков памяти. Сброс счетчика 8 происходит на границе повторяемых участков программы вместе со счетчиками 5-7 сбоев. Коэффициент пересчета этого счетчика равен или превышает число конфигураций блоков памяти, поэтому его переполнение наступает в том случае, когда текущий участок программы не удается выполнить изза ошибки памяти ни в одной из конфигураций блока 2. В этом случае сигнал с выхода счетчика 8 устанавливает четвертый разряд регистра 10, так что программа анализа ошибок способна в этой ситуации инициировать перезагрузку блоков ЗУ из внешних источников. информации или провести иное корректирующее действие.

Для анализа эффективности предлагаемого устройства оценим характе ристики его функционирования.

Предполагая, что интенсивность потока сбоев равна Л а интенсивР ность потока восстановлений (обнулений счетчиков сбоев) — M, причем

Л <с М, вероятность накопления числа

N в счетчике может быть определена как

При этом M определяется как величина, обратная средней длительности повторяемого участка программы d, а так как и новый сбой, и появление восстановления приводит к обнулению счетчика сбоев, то среднее время пребывания в этом состоянии (состоянии N)

1 Д.

А+М 1+

Для длительного интервала Т стационарной работы ЦВУ время пребывания в состоянии, когда счетчик содержит число N можно определить в виде T(N) = T P(N) а число попаданий в это состояние, т.е. число ложных реконфигураций, можно оценить как

Т(М (dл 1 -

m 1+&

Например, для практического слу- чая Т = 10000 ч, J = 0 1 ч, Л

Л= 0,1 ч и N = 3 среднее значение К составляет 0, 1 (т. е. возможность ложной реконфигурации практически исключается), а потери времени t на реконфигурацию всего 0,015 ч. При тех же значениях для прототипа ожидаемое число ложных реконфигураций составит более

300. При увеличении коэффициента пересчета до 100 ожидаемое число ложных реконфигураций резерва в прототипе может быть снижено до 10, однако потери времени на реконфигурацию при появлении постоянного дефекта могут вырасти при этом до 0,5 ч.

Таким образом, в предложенном устройстве использован более совершенный критерий отказа, позволяющий снизить потери времени на реконфигурацию резерва и повысить сбоеустойчивость. Этому же служит обеспеченная в ЦВУ возможность обнаружения группового сбоя в блоках памяти и автоматическое восстановление работоспособности.

1121676

Составитель В. Иаксимов

Техред М. Гер гель Корректор И. Эрдейи

Редактор Л. Алексеенко

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4

Заказ 7983/38 Тираж 698 Подписное

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д . 4 /5