Устройство для ввода информации
УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЩШ , содержащее первьп : и второй регистры, дешифратор, матрицу ключей, информационные входы которых являются входами первой группы устройства , входы первой и второй групп дешифратора соединены соответственно с выходами первого и второго регистров, входы группы которых являются соответственно входами второй и третьей групп устройства, входы первого и второго регистров являются входом устройства, отлича-ющееся тем, что, с целью повьшения быстродействия устройства, в него введены арифметические блоки, группа депифраторов , блок памяти, коммутатор и матрица элементов ИЛИ, .входы которой соединены с выходами дешифратора и группы дешифраторов, информационные входы дешифраторов группы соединены с выходами соответствующих арифметических блоков, входы первой и второй групп которых соединены соответственно с выходами первого и второго регистров и входами первой и второй групп блока памяти, входы третьей § группы которого соединены со стробирующим входом соответствующего дешифратора группы и являются входами четвертой группы устройства, выходы блока памяти соединены с входами первой группы коммутатора, выходы которого являются выходами устройства , входы второй группы коммутатора соединены с выходами ключей матрицы, входы второй группы которых соединены с выходами элементов ИЛИ матрицы. Ю 9 :о N5
СОЮЗ СОВЕТСНИХ
О 3 %
РЕСПУБЛИК
O9l <È1
Э 511 G 06 G 7/ 6
ОПИСАНИЕ ИЗОБРЕТЕНИЙ "
i
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТЮ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3613856/18-24 (22) 07 ° 07 .83 (46) 15.11.84. Бюл. И 42 (72) Г.К. Гедрикас (71) Литовский- научно-исследовательский геолого"разведочный институт (53) 681.327.11 (088.8) (56) 1. Авторское свидетельство СССР
: В 446068, кл. С 06 G 7/02, 1973.
2.Авторское свидетельство СССР
В 888139, кл. С 06 G 7/06, 1980 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРMAIjHH содержащее первьп". и второй регистры, дешифратор, матрицу ключей, информационные входы которых являются входами первой группы устройства, входы первой и второй групп дешифратора соединены соответственно с выходами первого и второго регистров, входы группы которых являются соответственно входами второй и третьей групп устройства, входы первого и второго регистров являются входом устройства, о т л и ч а.ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены арифметические блоки, группа дешифраторов, блок памяти, коммутатор и матрица элементов ИЛИ, входы которой соединены с выходами дешифратора и группы дешифраторов, информационные входы дешифраторов группы соединены с выходами соответствующих арифметических блоков, входы первой и второй групп которых соединены соответственно с выходами первого и второго регистров и входами первой и второй групп блока памяти, входы третьей группы которого соединены со строби- Я рующим входом соответствующего дешифратора группы и являются входами четвертой группы устройства, выходы блока памяти соединены с входами
° ° первой группы коммутатора, выходы которого являются выходами устройства, входы второй группы коммутатора соединены с выходами ключей матрицы, входы второй группы которых соединены с выходами элементов ИЛИ матрицы.
1124
Изобретение относится к вычислительной технике и может быть исполь" эовано для параллельного вывода определенной части информации с- узлов сеточной области (аналоговой или гибридной) в виде группы узловых напряжений (для аналоговой сеточной области), либо группы двоичных слов (для цифровой сеточной области) и предназначенных для дальйейшей об- 10 работки аналоговыми либо цифровыми . способами.
Известно устройство для полуавтоматической коммутации задач на аналоговых вычислительных машинах, 15 содержащее блок входных элементов И, который соединен- с двумя, входными регистрами и блоком управления., Входные регистрь. подключены к блоку управления и координат- 20 ным дешифраторам. Выходы одного дешифратора соединены с гнездами сеточной области,а другого - с одним иэ входов соответствующей схемы совпадения. На вторые. входы схе- 25 мы совпадения поступают сигналы от выходов информационных гнезд сеточной области, выходы координатных дешифраторов связаны также со схемой индикации. Связь между блоком управ" 30 ления и выходами схем совпадения осуществляется через схемы ИЛИ (1) .
Наиболее близким к данному изобретению является устройство для коммутации задач на аналоговых вычислительных машинах, содержащее блок входных элементов И, выходы которых соединены с входами первого и второго входных регистров, выходы которых соединены соответственно с входами первого и второго координатных дешифраторов, выходы первого дешифратора соединены с первыми вхо" дами вентилей первой группы, а входы второго координатного дешифрато- 45 ра. соединены с первыми входами вентилей второй группы, выходы каждого вентиля первой и второй групп соединены с управляющими входами . соответствующих ключей, информацион- 0 ные входы ключей обьединены между собой и подключены к соответствующим входам управляющего блока цифрового коэффициента, а информационные выходы подключены к соответствующим гнездам сеточной области.
Вторые входы вентилей первой и второй групп, входные регистры и
332 3 входные элементы И подключены к входам схемы синхронизации f23 .
Недостатком известных устройств является низкое быстродействие иэза последовательного опроса узлов сеточной области.
Цель изобретения — повышение быстродействия устройства.
Поставленная цель достигается тем, что в устройство для ввода информации, содержащее первый и второй регистры, дешифратор, матрицу. ключей,-информационные входы которых являются входами первой группы устройства, входы первой и второй групп дешифратора соединены соответственно с выходами первого и второго регистров, входы группы которых являются соответственно входами второй и третьей групп устройства, входы первого и второго регистров являются входом устройства, дополнительно введены арифметические блоки, группа дешифраторов, блок памяти, коммутатор и матрица элементов ИЛИ, входы которой соединены с выходами дешифратора и группы дешифраторов, информационные входы дешифраторов группы соединены с выходами соответствующих арифметических блоков, входы первой и второй групп которых соединены соответственно с выходами первого и второго регистров и входами первой и второй групп блока памяти, входы третьей группы которых соединены со стробирующим входом соответствующего дешифратора группы и являются входами четвертой группы устройства, выходы блока памяти соединены с входами первой группы коммутатора, выходы которого являются выходами устройства, входы второй группы коммутатора соединены с выходами ключей матрицы, входы второй группы которых соединены с выходами элементов ИЛИ матрицы..
На фиг. 1- показана структурная схема предлагаемого устройства; на фиг.2 - диаграммы работы устройства, на фиг. 3 — примеры выполнения ряда блоков устройства.
Устройство содержит датчики 1, образующие сеточную область, регистры 2 и 3, блок 4 памяти, дешифратор
5, арифметические блоки 6, .группу дешифраторов 7, шины 8 управления, матрицу 9 элементов ИЛИ, матрицу IG
3 1 ключей, коммутатор 11, мультиплексора 12, сумматоры 13, дешифраторы 14-17.
Устройство работает следующим образом.
По сигналу "Запись" записывается в входные регистры 2 и 3 (фиг.1 и 2) адрес Х,Y главного опорного узла
"сеточного шаблсна"."Сеточный шаблон" — это группа узлов в сеточной области, расположенных по заданной геометрической конфигурации (напри014" .п13 мер, квадрат "а " П ), с которых
12 ЪЗ информация выводится параллельно.
Узлы в "сеточном шаблоне" по.выпол-! няемой функции при выборке имеют свое название (например: главный опорный узел, его адрес поступает от внешнего устройства системы, .П,,П 1,П4,П, — допол ительные. опорные узлы, адреса которых определяют вычислители путем сложения (вычитания) констант с Х и Y координатами адреса главного опорного узла.В этом примере адреса дополнительных опорных узлов следующие: П,, -Х+1,У; Пд>-Х,Y+1;
П -Х-1,У; П1 -Х,Y=-1. Дополнительные опорные узлы, в свою очередь, .имеют свои подобласти узлов. В этом примере дополнительным опорным узлам
П П, П3 и П соответственно принадлежат узлы подобластей
П 1, П1 П и Il > причем количество узлов в каждой подобласти и дополнительных опорных узлов зависит от конфигурации "сеточного шаблона". .Выходы вычислителей 6 (дополнительных опорных узлов) подключены ко входам соответствующих координатных дешифраторов 7 группы, с помощью шин 8 управления осуществляется подключение или выключение координатных дешифраторов 7 группы. Представляется возможность варьировать количеством одновременно выводимых
1 узлов в "сеточном шаблоне", т.е. имеется возможность изменять конфигурацию "сеточного шаблона во время моделирования функции. Это связано с необходимостью получения различной точности обрабатываемой информации при вводе с сеточной области 1. Для предварительных расчетов, опробования, приблизительного поиска функции на сеточной облас!
24332 4
Чц ((g 21 21 тъ поступают сигналы. Причем (11 1 (ЪЗ на вход элемента ИЛИ 72 сигнал посту40 пает с одного из выходов дешифратора 5, на входы элементов ИЛИ 71 и Y<<— .с выхода дешифратора 14, на входы элементов ИЛИ У > и 71. — с выхода дешифратора 15,на входы элемен45 тов ИЛИ Уц и 71 — с выхода дешифратора 16 и на входы элементов 7 1 и Y — с выхода дешнфратора 17. При этом сигналы с выходов любого из дешифраторов будут только в том слу50 чае, если не будет запрещающих сигналов на внешних шинах 8 .системы (фиг.1 и 3).В матрице 9 включаются только те подобласти элементов ИЛИ, к дешифраторам дополнительных опор55 ных узлов которых не приходят запре шающие сигналы, таким образом получают нужную конфигурацию "сеточного шаблона". Элементы ИЛИ управляют ° 30 ти и т.д. достаточно меньше узлов в. "сеточном шаблоне" при больших скоростях обработки. Для этой цели исходный "сеточный шаблон" разбит на подобласти. При воздействии внешних сигналов с шин 8 на дешифраторы 7 можно включать и выключать подобласти в "сеточном шаблоне". Таким образом, если взять пример, можем получить следующие конфигурации "сеточного шаблона": П вЂ” не включена ни одна подобласть, " „ " — включена подобП П2П ласть П,,n„ 11„ „ - - включены все П„0 П подобласти П<,, П13,П з и П3, и т.д., образующие "сеточный шаблон" квадратной конфигурации, ранее описанной, при этом главный опорный узел будет Y< . После записи адреса главного опорного узла вычисляются адреса дополнительных опорных узлов Y g с координатами Х, У+1; У -Х-1,У; 7. -X, 7-1 и У -Х+1,7. Для вычисления адресов используются четыре сумматора 13 (фиг.3). Адрес главного опорного узла Х, 7 и адреса дополнительных опорных узлов Х,Y+1; Х-1,7; Х Y-1 и Х+1,Y с. выходов сумматоров дешифрируется с помощью координатных дешифраторов 5 и 7. По дешифрованным координатам в матрицу 9 элементов ИЛИ на входы логических элементов ИЛИ . 1124332 ключами матрицы 10 ключей и включают соответственно расположенные ключи 1„ „ М,. " "дт а :,через информационные вхо"м " " ды-выходы которых информация проходит от выходов узлов сеточной области 1 на мультиплексоры 12 коммутатора 11 Выходы всех ключей объединены в группы, причем таким образом, чтобы при любых положениях "сеточного шаблона" в пределах сеточной области 1 в одну линию входило только по одному узлу от "сеточного шаблона". В этом примере показаны только два нз всех возможных положения "сеточного шаблона" и выходы ключей объединены следующим образом: К11 с К и, т,д., К с К и т.д. По адресу главного опорного узла из блока 4 памяти выбираются заданные кодовые комбинации управления мультиплексорами 12, которые поступают в (адресные) входы мультиплексоров 12 и коммутируют нужные линии в нужном порядке (определенном конфигурацией "сеточного шабло5 на ) на выход так, чтобы узлы "сеточного шаблона" коммутировались на выход в одном и том же порядке, несмотря на положение "сеточного шаблона". Сигналы от шин 8 внешней системы поступают в блок 4 памяти. Это нужно для того, чтобы выключались те из мультиплексоров 12, в которые не придет информация от выключенных подобластей "сеточного шаблона".. Таким образом,в,предлагаемом устройстве информация вводится àраллельно из различных узлов сеточной области, что значительно повышает быстродействие устройства в це лом.,При этом конфигурацию "сеточ ного шаблона" можно изменять в ходе эксперимента. 1124332 Аббес на бходе РИ иРЮЛ ®импульс.яапиа Информация на ВыхООРЯС2и 853 Инцворнация на 6ывобе !йчиститЕЛЕи 8 Янаориацирна 6ЫХООЕВСБиОС7 Инцтр ация на Юыходе Клоками AIDAN на дыхоУе Ащч Инцворнацияна Выходе блокам Индяртция на йиоае югюупм тгра 11 1124332 К 6Х060М 5ЛОМ010 Х У Х 0m 6ьцодод Я62 ойб риг.З истывитель В. Верховский Техред A.Бабинец Корректор Г. Огар Редактор С. Тимохина Заказ 8282/39 Тираж 698 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная,4
