Многоканальный преобразователь амплитуды телевизионного сигнала во временной интервал

 

МНОГОКАНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ Амплитуда ТЕЛЕВИЗИОННОГО СИГНАЛА ВО ВРЕМЕННОЙ ИНТЕРВАЛ, содержащий N разрядный аналого-цифровой преобразователь , ВХОД которого является входом телевизионного сигнала, блок управления , первый выход которЬго подключен к управляющим входам первого и второго коммутаторов, второй выход - к управляющим входа И регистров , а третий выход - к входам записи N блоков памяти, m выходов 4 fo

СОЮЗ СОВЕТСКИХ

СО««

РЕСПУБЛИК (1% (111

3(бц Н 04 N 5/92

1 гЪ «It " c o

« «««1

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И О i ТРИТИЙ

Н ABT0PGKOlVIV СВИДЕТЕЛЬСТВУ (21) 3578948/18-09 (22) 11.04.83 (46) 15.11.84. Бюл. У 42 (72) В.А.Шайда, В.В.Иаркачев и Ю.В.Подгорнов (53) 62 1.397(088 ° 8) (56) 1.,Авторское свидетельство СССР

У 666660, кл. Н 04 N 3/14, 1975.

2. Авторское свидетельство СССР

9 873461, кл. Н 04 N 5/66, 1979.

3. Патент США Ф 4210934, кл. Н 04 К 3/14, опублик. 1979 (прототип). (54)(57) МНОГОКАНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ АМПЛИТУДЫ ТЕЛЕВИЗИОННОГО СИГНАЛА

ВО ВРЕМЕННОЙ ИНТЕРВАЛ, содержащий М разрядный аналого-цифровой преобразователь, вход. которого является входом телевизионного сигнала, блок управления, первый выход которЬго подключен к управляющим входам первого и второго коммутаторов, второй выход — к управляющим входаМ 1(регистpos> а третий выход — к входам записи .й блоков памяти, el выходов q -го ((=1 g) регистра соединены .с соответствующими информационными входами

I- го блока памяти, входы старших разрядов 1(блоков памяти объединены и подключены к выходу первого коммутатора, первый и второй информационные входы которого являются соответственно. входами сигналбв кода адреса строки записи,и кода адреса строки . считывания, вход младшего разряда пер-, вого блока памяти подключен к выходу второго коммутатора, первый и второй информационные входы которого являются входами сигналов кода группы записи и кода разряда считывания, отличающийся тем, что, с целью повышения быстродействия преобразования информации, в него введены (В+1) блоков сдвига и (М-1) сумматоров, при этом -й информационный выход каждого блока памяти под\ ключен к информационным входам 1 -го (l =1,...,в) блока сдвига, входы управления Ф блоков, сдвига объединены с вторым информационным входом второго коммутатора, информационные Е входы (ш+1)-ro блока сдвига подключены к соответствующим выходам Н -разрядного аналого-цифрового преобразователя, выходы — к информационным входам соответствующих я регистров, Я вход управления объединен с первым информационным входом второго коммутатора, (Й-1) сумматоров соединены последовательно, вторые входы их объединены с управляющим входом первого коммутатора, вход первого сумматора подключен к выходу второго коммутатора, а выход — к входу младшего разряда второго блока памя ти, выход второго сумматора соединен с входом младшего разряда третьего блока памяти, а выход (К-1)-го сумматора — с входом младшего разрядa

М-го блока памяти.

1124452

Изобретение относится к техничес- кой физике, автоматике, телевидению и вычислительной технике и может быть использовано в устройствах воспроизведения полутоновых изображений на 5 матричных индикаторных панелях, например газораэрядных индикаторных панелях переменного тока.

Известен многоканальный преобразователь амплитуды телевизионного сигнала во временной интервал, содержащий многоканальный амплитудный селектор, генератор поддерживающих и гасящих импульсов, первый выход которого соединен с входом распределителя 15 импульсов, счетчик импульсов, формирователь импульсов записи и считывания, подключенный входами и выходами многоканального амплитудного селектора, и 1 идентичных каналов пре- 20 образования, каждый из которых состоит из плазменной индикаторной панели, кольцевого коммутатора и блока считывания, причем горизонтальные шины плазменной индикаторной панели, соединены с выходами кольцевого коммутатора, вертикальные шины — с выходами распределителя импульсов, а блок считывания оптически связан с плазменной индикаторной панелью, 30 при этом суммирующий вход и коммутируемый вход кольцевого коммутатора соединены соответственно с вторым выходом генератора поддерживающих и гасящих импульсов и с одним из N вы- З5 ходов формирователя импульсов записи и считывания, а управляющий вход кольцевого коммутатора соединен с выходом счетчика импульсов (1j .

Недостатком данного устройства яв-® л:ется низкое быстродействие считыв..ния информации.

Известен также многоканальный пре-, образователь амплитуды телевизионного сигнала во временной интервал, со45 держащий аналого-цифровой преобразо- ватель, выходом соединенный с буфер- ным запоминающим устройством (37) емкостью в одну строку, выходные шины которого соединены с первыж входа ми многоканального блока сравнения, вторые входы которого являются входами кодов номера градаций, выходные шины многоканального блока сравнения соединены с входами блоков памяти, число которых равно числу градаций яркости, а объем каждого из них ра вен числу ячеек экрана матричного ин дикатора (21 .

Недостатком этог< устройства является низкое быстродействие считывания информации, что вызвано тем, что информация считывается отдельно для каждой градации.

Наиболее близким по технической сущности к предлагаемому является многоканальный преобразователь амплитуды телевизионного сигнала во временной интервал, содержащий N разрядный аналого †цифров преобразователь, вход которого является входом телевизионного сигнала, 8 блоков памяти, входами старших разрядов кода адреса соединенных с выходами первого коммутатора, первый и второй информационные входы которого являются входами сигналов кода адреса строки записи и кода адреса строки считывания соответственно, а управляющий вход подключен к первому выходу блока управления и управляющему входу второго коммутатора, первый и второй информационные входы которого являются входами сигналов кода группы записи и кода разряда считывания соответственно, а выход подключен к входам младшего разряда кода адреса

8 блоков памяти, входы записи которых объединены и подключены к третьему выходу блока управления, вторым выходом соединенного с управляющими входами М регистров, выход каждого из которых подключен к информационным входам соответствующих блоков памяти . устройство также содеря<ит буферное запоминающее устройство, информационные входы которого подключены к выходам соответствующих блоков памяти, а вход управления — к выходу блока управления, при этом .выходы буферного запоминающего устройства являются выходными информационными шинами, а выходные шины М -разрядного аналого-цифрового преобразователя подключены к информационным входам регистров (31 .

Недостатком известного устройства является низкое быстродействие, вызванное тем, что для считывания одного разряда кода яркости и записи его в буферное запоминающее устройство необходимо не менее " тактов, Считывание с блоков памяти может производиться лишь после накопления кодов яркости ячеек строки. Запись следующей строки не может производиться пока не преобразуются в яр1124452 кость все разряды предыдущей, что требует интервала времени не менее длительности строки. Поэтому из-за низкого быстродействия теряется каждая вторая строка видеосигнала и 5 выходное изображение имеет всего

256 строк (вместо 512), что ухудша ет его качество.

Цель изобретения — повышение быстродействия преобразования информации.

Поставленная цель достигается тем, что в многоканальный преобразователь амплитуды телевизионного сигнала во, временной интервал, содержащий Мразрядный аналого-цифровой преобразователь, вход которого является входом телевизионного сигнала, блок управления, первый выход которого подключен к управляющим входам первого и второго коммутаторов, второй выход — к управляющим входам Й регистров, а третий выход — к входам записи Й блоков памяти, rq выходов -го () =1,...,Ц) регистра соединены с се- 2

25 ответствующими информационными t входами < -ro блока памяти, входы старших разрядов N блоков памяти объединены и подключены к выходу первого коммутатора, первый и второй информационные входы которого являются соответственно входами сигналов кода адреса строки записи и кода адреса строки считывания, вход младшего разряда первого блока памяти подклю- 35 чен к выходу второго коммутатора, первый и второй информационные вхо- ды которого являются входами сигналов кода группы записи и кода разряда считывания, введены (в+1) блоков 40 сдвига и (N-1) сумматоров, при этом

<-й информационный выход каждого блока памяти подключен к информационным

l входам t -го (i =1,...,в) блока сдвига, входы управления m блоков сдви- 45 га объединены с вторым информационным входом второго коммутатора, информационные входы (а+1)-ro блока сдвига подключены к соответствующим выходам М -разрядного аналого-цифро- 50 вого преобразователя, выходы — к информационным входам соответствующих И регистров, вход управления объединен с первым информационным вхо дом второго коммутатора, (К-1) сум- 55 маторов соединены последовательно, вторые входы их объединены с управлянзцим входом первого коммутатора, вход первого сумматора подключен к выходу второго коммутатора, а выход к входу младшего разряда второго блока памяти, вы<од второго сумматора соединен с входом младшего разряда третьего блока памяти, а выход (N-1)-ro сумматора — с входом младшего разряда N --го блока памяти.

На чертеже представлена структурная электрическая схема предлагаемого преобразователя.

Преобразователь содержит М -разряд. ный аналого-цифровой преобразователь (АЦП) 1, блоки 2-1 — 2- 1 памяти, первый коммутатор 3, блок 4 управления, второй коммутатор 5, регистры ,6-1 — 6-l4, сумматоры 7-1 — 7-8-1, блоки 8-1 — 8-1+1 сдвига. На вход

9 поступает телевизионный сигнал, на вход 10 — синхросигнал, на вход 11 сигнал кода адреса строки записи, на вход 12 — сигнал кода адреса строки считывания, на вход 13 — сигнал кода группы записи, на вход 14 сигнал кода разряда считывания.

Устройство работает следующим образом. !

На вход 9 многоканального преобразователя последовательно, строка за строкой поступает телевизионный сигнал, амплитуды отсчетов которого про1 порциональны яркостям соответствующих ячеек матричного индикатора. разрядный АЦП 1 преобразует амплитуды отсчетов видеосигнала в N -pasрядные коды, которые записываются в блоки 2-1 — 2-Й памяти емкостью в число ячеек экрана матричного индикатора каждый. Согласование высокой частоты смены кодов отсчетов телевизионного сигнала с низким быстро; действием блоков 2-1 — 2-Я памяти производится с помощью регистров

6-1 — 6-й длинойЬ =ц/М, где.и†число элементов разрешения в строке. 3апись разрядов кодов яркости в регист. ры 6-1 — 6-Н производится тактовьця импульсами, поступающими с второго выхода блока 4 управления. При saполнении регистров 6-1 — 6-N коды с их выходов переписываются в блоки

2-1 — 2- Ц памяти импульсами записи, поступакицими с третьего выхода блока

4 управления. Адрес записи и считыФ вания информации с блоков 2-1 - 2-М памяти определяется кодами на вькодах первого и второго коммутаторов

3 и 5. На выходе первого коммутатора

1124452

3 присутствуют старшие разряды, а на выходе второго коммутатора 5 младшие разряды кодов адр еса . При этом сигнал с первого выхода блока

4 управления на управляющих входах первого и второго коммутаторов 3 и

5 определяет, с какого входа пропускаются коды на выход — логической единице соответствует прохождение кодов с первых входов на выходы !

О первого и второго коммутаторов 3 и 5, логическому нулю - с вторых входов на их выходы. Синхронизация работы многоканального преобразователя телевизионного сигнала Во временной интервал с моментами поступления телевизионного сигнала и моментами смены кодов на информационных .входах первого и второго коммутаторов 3 и S производится импульсами синхронизации (например, строчными импульсами), поступающими на вход 10 блока 4 управ. ления. Запись информации производится по сигналам кодов адресов на информационных входах первого и второго коммутаторов 3 и 5. Если входной телевизионный сигнал поступает в телевизионном стандарте (со строчнокадровым разложением), коды адреса могут формироваться блоком разверт- ЗО ки записи (на чертеже не показан), который включает последовательно соединенные счетчик групп и счетчик строк записи, на счетный вход первого поступают тактовые импульсы, а на вход обнуления — кадровые синхроимпульсы. Со счетчика групп снимается код группы, который поступает по входу 13 на первый информационный вход второго коммутатора 5, 4р а со счетчика строк снимается код .адреса строки при записи, который поступает по входу 1 l на первый информационный вход первого коммутатора 3..

Запись информации в блоки 2-1

-2- Й памяти может производиться и со скорость|о, отличной от параметров телевизионного сигнала„например более низкой. Соответственно меняется ско рость смены кодов на входе 11 сигна- SO ла кода адреса строки при записи и на входе 13 сигнала кода группы при записи.

Старшие. разряды кода адреса записи и считывания, которые нрисутст- 55

syter на выходе первого коммутатора 3, .представляют собой адрес с участка блоков 2-1 — 2- N памяти, в которые заносятся коды яркос.ти ячеек одной строки, а младшие, присутствующие на выходе второго коммутатора 5 †. в адрес ячейки блоков 2-1 — 2- памяти внутри участка, по которому записываются коды яркости ячеек группы.

В зависимости от кода сдвига коды амплитуды отс ч ет ов виде оси г нала с шин в -разрядного АЦП 1 поступают либо на входы одноименных регистров 6-1 — 6- 1 (код сдвига 00), либо со сдвигом, определяемым веЛичиной кода сдвига, при этом коды с шин старших разрядов N -разрядного АЦП 1 перекоммутируются на входы регистров 6-1 — 6- Н с меньшими номерами.

При записи информации в блоки 2-1

-2- Ч памяти логическая единица с первого выхода блока 4 управления поступает на первые входы сумматоров 7-1 7-И- l ÷òî вы"-ывает изменение значения младших разрядов кода адреса на входе каждого последующего блока 2- +1 памяти на единицу по сравнению со значением кодов на входе предыдущегоблока 2- — 1 памяти.

В качестве примера записи информации в ячейки блоков 2-1 памяти рассмотрим случай, когда сумматоры 7-1

-7-М -1 вычитают из з нач е ния кодов на вторых выходах единицу, поступающую на первые йх входы. При приходе на вход — разрядного АЦП l строки телевизион-, ного сигнала информация в блоки 2-1

-2- памяти записывается И группами по М отсчетов за N тактов. Для первой группы код на первом информационном входе второго коммутатора 5 и на входе управления блока 8-а+ 1 сдвига устанавливается равным нулю. Блок

8-tn+ 1 сдвига не производит при этом сдвиг кодов, коды с шины первого разряда " -разрядного АЦП 1 поступят на вход первого регистра 6-1, с шины второго разряда — на вход второго регистра 6-2 и т.д. и будут записываться в регистры 6- тактовыми импульсами, поступающими на их управляющие входы с второго выхода блока

4 управления. При заполнении регистров 6- f коды с их выходов записываются в одноименные блоки 2-1 памяти импульсами записи, .поступающими с тре-. тьего выхода блока управления. При этом первый разряд запишется в первую ячейку первого блока 2-1 памяти, второй разряд — во вторую ячейку второго блока 2-2 памяти, и т.д.,N -й

1124452 разряд запишется в Ч -ю ячейку блока

2-М памяти. При записи второй группы код на первом информационном входе второго коммутатора 5 увеличивается на единицу и блок 8-я+1 сдвига перекоммутирует выходные шины N -разрядного АЦП 1 на входы регистров 6- » таким образом, что коды с выходной шины первого разряда »» -разрядного АЦП

1 поступят на вход второго регистра ip

6-2, коды с выходной »ш»ны второго разряда АЦП 1 поступят на вход третьего регистра 6-3, коды с »ш»ны N -го разряда поступят на вход первого регистра 6-1. При заполнении регистров

6-» информация с их выходов перепи1 сывается в блоки 2-» памяти импульсом записи. При этом первый разряд кодов амплитуды отсчетов телевизионного сигнала второй группы запишет- 20 ся с второго регистра 6-2 в первую ячейку второго блока 2-2 памяти, второй разряд кодов отсчетов второй группы запишется с третьего регистра

6-3 во вторую ячейку третьего блока 25

2-3 памяти, а N -й разряд кодов отсчетов второй группы запишется в М -ю ячейку первого блока 2-1 памяти.

При записи Й -й группы отсчетов телевизионного сигнала код на первом информационном входе второго коммутатора 5 примет максимальное значение и блок 8-в+ 1 сдвига перекоммутирует коды с выходных шин М -разрядного

АЦП 1 на входы регистров 6-» таким образом, что первый разряд кода запишется в регистр 6 вЂ, второй разряд — в регистр 6-1 и т.д. С приходом импульса записи информация запи шется в блоки 2- » памяти так, что первый разряд кодов амплитуд отсчетов телевизионного сигнала N -й груп пы с регистра 6- Ц запишется в первую

% ячейку блока 2-Н памяти, второй разряд кодов амплитуд отсчетов М -й .группы — во вторую ячейку блока 2-1 памяти и т.д.

Таким образом, в первой ячейке всех блоков 2- » будет записан первый разряд кодов амплитуды всех отсчетов данной строки, во второй ячейке блоков 2- » памяти — второй разряд кодов амплитуд всех отсчетов, в М -й ячейке блоков 2- » памяти — М -й55 разряд. Однако все разряды, кроме ,первого, будут записаны со сдвигом» зависящим от номера разряда.

На этом завершается запись кодов амплитуд отсчетов телевизионного сигнала строки, код адреса которой бып установлен на первом информационном входе первого коммутатора 3.

При приходе телевизионного сигнала новой строки операции повторяются для нового участка блока 2-» памяти, адрес которого устанавливается на первом информационном входе первого коммутатора 3, и таким образом записы-, ваются коды яркости всех ячеек экрана матричного индикатора.

В примере управления состоянием ячеек при модуляции яркости с помощью многоканального преобразователя изображение формируется за время кадра, при этом частота кадров должна быть достаточно высокой (например, 50 Гц) для исключения мелька-, ний изображения. Весь кадр разбивается на интервалы, количество которых равно числу разрядов кода яркости Й, а длительности соотносятся как 1:2:4... Свечением ячеек в самом коротком интервале управляют первым разрядом, в самом длинном — И -м разрядом. Таким образом, в течение кадра к одной и той же строке обращаются И раз, однако ячейки каждый раз управляются новым разрядом. Для Н =8 соче-, ., тание различных интервалов дает 256 разных длительностей и значит 256 градаций яркости, что обеспечивает вос-. произведение высококачественного изображения. Максимальной яркости соответствует код 111...1, когда ячейка горит во всех интервалах, коду 000 ° ..01 соответствует максимальный временной интервал свечения ячейки. Программу изменения кодов на вто- . рых информационных входах первого и второго коммутаторов 3 и 5 при считывании формирует блок развертки счи" тывания, включающий счетчик разрядов, выходом подключенный к счетчику строк и кодопреобразователю, хранящему коды весов разрядов. Выходы счетчика строк и кодопреобразователя подключены к входам сумматора, выход которого является выходом блока. Каждому значению кода на выходе счетчика раз- рядов соответствует код на выходе ко,. допреобразователя (следовательно, код адреса строки, состоянием ячеек которой необходимо управлять в данны". момент времени) и разряд кода яркости, который извлекается из блоков

1124452

2- j памяти. После появления М чисел на выходе кодопреобразователя изменяется на единицу код на выходе счетчика строк и процесс выбора Н разрядов производится для следующей груп- 5 пы иэ Н строк, смещенных на единицу относительно предыдущих строк.

При считывании кодов цпя преобразования их в длительность свечения ячеек матричного индикатора на уп- 10 равляющие входы первого и второго коммутаторов 3 и 5 и первые входы сумматоров ?-1 — 7-Й-1 поступает логический нуль. При этом младшие разряды кода адреса считывания а вто- 15 рого информационного входа второго коммутатора 5 (код разряда) проходят через сумматоры 7-1 — 7-И-1 на входы младших разрядов кода адреса всех блоков 2-1 — 2- Й памяти без из- 20 менений. Таким образом, считывание производится с одноименных ячеек всех блоков 2-1 — 2= Мпамяти и на их выходных шинах появляется выбранный разряд кодов яркостей ячеек стро- 25 ки, код адреса которой установлен на втором информационном входе коммутатора 3.

В отдельном блоке 2- памяти записаны разряды кодов. яркости, отно- щб сящнеся к различным группам ячеек строки матричного индикатора (так, в первом блоке 2-1 памяти записан первый разряд кода яркости первой группы ячеек, втоРой Разряд " -й груп З5 пы, третий - (М-1)-й, ...,М-й разряд второй группы, что является результатом прохождения кодов через блок

8-В+1 сдвига. Для получения на выходных информационных шинах многоканаль-40 ного преобразователя разрядов кода яркости, соответствующих ячейкам матРичного индикатора, блоки 8-1 — 8- Ф сдвига, осуществляют циклический сдвиг информации в обратном направлении.

Например, для первого разряда кода яркости, который записан в блоки 2-1-2-Й памяти в неискаженной форме, циклический сдвиг не требуется (код сдвига 00) и коды передаются с выходных шин блока 2-1 памяти на первую группу из подряд расположенных выходных шин, с выходных шин блока 2-2 памяти — на вторую группу подряд расположенных шин и т.д. Для второго разряда кода яркости требуется сдвиг на один шаг влево, поскольку второй разряд первой группы находится в блоке

И--2 памяти и на блоки сдвига 8- эпос=. тупает. код 01. При этом коды с выходных шин блока 2-2 памяти поступают на первую группу из Ф подряд располоl женных выходных шин, с выходных шин блока 2-3 памяти — на вторую группу

Фподряд Расположенных выходных шин, с выходных шин блока 2-1 памяти— на hl --ю группу выходных шин.

Для третьего разряда кода яркости требуется сдвиг на два шага влево, поскольку третий разряд первой группы находится в блоке 2-3 памяти и на блоки сдвига 8-1 — 8- поступает код

t0 и т.д. Выполнение описанной операции обеспечивается тем, что первые информационные входы блоков 8-1

8-1в сдвига подключены к соответствующим информационным выходам блока

2-1 памяти.

Аналогично вторые информационные входы блоков 8-1 — 8-а сдвига подклюI чены к соответствующим информационным выходам блока 2-2 памяти и т.д.

Таким образом, многоканальный преобраз ователь амплитуды телевизионного сигнала во временной интервал позволяет получать на выходе за один такт ту же информацию, которая получается в известном преобразователе за 11 тактов.

1124452

Составитель Т.Афанасьева

Редактор М.Петрова Техред Т.Маточка Корректор Е.Сирохман

Заказ 8299/45 Тираж 634 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб, д. 4/5

Филиал ППП"Патент", r. Ужгород, ул. Проектная, 4