Устройство управления

 

.УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти и два регистра , причем первая и вторая группы выходов блока памяти соединены соответственно с группами информационных входов первого и второго регистров j тактовые входы которых соединены с тактовым входом устройства , вход сброса первого регистра соединен с входом сброса устройства. группа выходов первого регистра соединена с группой старших адресных разрядов блока памяти, группа выходов второго регистра является первой группой выходов устройства, отличающееся тем,что, с целью сокращения объема оборудования , устройство содержит триггер, мультиплексор и элемент НЕ, причем управляющие входы мультиплексора соединены с группой выходов первого регистра, тактовьг вход устройства через элемент НЕ соединен с тактовым входом триггера, 1 -вход которого соединен с выходом мультиплексора , информационные входы которого являются группой кодовых входов устройства , третья группа выходов,блока С г памяти является второй группой выходов устройства, выход триггера соединен с младшим адресным разрядом блока памяти. ГС 01

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

g(gg G 06 F 9/22

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTMA

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

/" М

1D (21) 3540177/24-24 (22) 12.01.83 (46) 30.11.84. Бюл. 9 44 (72) В.А. Исаенко и В.М. Тафель. (53} 681.325(088.8) (56} 1. Авторское свидетельство СССР

N - 855662, кл. G 06 F 9/22, 1981 °

2. Экспресс-информация ВИНИТИ.

Сер. Приборы и элементы автоматики в вычислительной технике", 1982

У 19, с. 9-12 (прототип). (54)(57) .УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти и два регистра, причем первая и вторая группы выходов блока памяти соединены соответственно с группами информационных входов первого и второго регистров1 тактовые входы которых соединены с тактовым входом устройства, вход сброса первого регистра соединен с входом сброса устройства, „„SU„„ I 126953 А группа выходов первого регистра соединена с группой старших адресных разрядов блока памяти, группа.выходов второго регистра является первой группой выходов устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения объема оборудо-" вания, устройство содержит триггер, мультиплексор и элемент НЕ, причем управляющие входы мультиплексора соединены с группой выходов первого регистра, тактовьг вход устройства через элемент HE соединен с тактовым входом триггера, 3 -вход которого соединен с выходом мультиплексо-. ра, информационные входы которого ф

O являются группой кодовьж входов устройства, третья группа выходов блока памяти являя..оя второй группой вмяв- С дов устройства, выход триггера соединен с младшим ад есным разрядом блока памяти.

13и и в, Ьии

1126953

Изобретение относится к автома-, тике и вычислительной технике и может быть использов, .но в устройствах цифровой автоматики.

Известно устройство микропрограммного управления, содержащее

5 элементы ИЛИ, группы элементов И, блоки памяти, регистры, генератор импульсов и элемент задержки (1g.

Недостатком известного устройства является большой объем оборудования.

Наиболее близким к предлагаемому является устройство управления, содержащее полупроводниковое постоянf5 ное запоминающее устройство (ППЗУ), первая и вторая группы выхоцов которого подключены к 1) -входам со1 ответственно первого и второго 3 -регистров с динамическими. тактирую20 щими C-входами, связанными с входной шиной тактов, входные шины усло вий, входную шину сброса, соединенную с Й-входом первого Я -регистра, выходы которого подключены к входам старших разрядов адреса ППЗУ, а выходы второго )3 -регистра соединены с шинами синхронньгх выходных управляющих сигналов, причем входная шина тактов подключена к блокирующему потенциальному входу схемы фикса30 ции, г7 -входы которой связаны с входными шинами условий, выходы схемы фиксации подключены к входам младших разрядов адреса ППЗУ, а входная шина сброса — с Р-входом второго

1)-регистра.

Данное устройство отличается достаточно простой структурой и применимо для реализации широкого класса устрбйств цифровой автоматики(2), Недостатками данного устройства являются большие апчаратурные затра1ы, обусловленные значительным объемом ППЗУ (введение каждого входного условия требует удвоения объема г5

ППЗУ), усложнение программирования (связанное с наращиванием ППЗУ). !

I невозможность реализации асинхропньх Выходных управлягощих сигналов при произвольном изменении во времени входных условий (в этом случае выходные сигналы ППЗУ не детерменированы). Сложность введения достаточно большого числа входных условий и отсутствие асинхронных выходньгх управ45 ляюгцих сигналов значительно ограничивают функциональные возможности данного устройства.

Цель изсбретения — сокращение объема оборудования.

Поставленная цель достигается тем, что в устройство управления, содержащее блок памяти и два регистра причем первая и вторая группы выходов блока памяти соединены соответственно с группами информационных входов первого и второго регистров, тактовые входы которых соединены с тактовым входом устройства, вход сброса первого регистра соединен с входом сброса устройства,, группа выходов первого ",åãèñòðà соединена с группой старших адресных разрядов блока памяти, группа выходов второго регистра является первой группой выходов устройства, введены триггер, мультиплексор и элемент НЕ, причем управля;ощие входы мультиплексора соединены с группой выходов первого регистра, тактовый вход устройства через элемент НЕ соединен, с тактовым входом триггера, Э -вход которого соединен с выходом мультиплексора, информационные входы которого являю"ся группой кодовых входов устройства, третья группа выходов блока памяти является второй группой вьходов устройства, выход триггера

:.оединен с младшим адресным разрядом блока памяти, На фиг. 1 приведен- структурная схема устройства.

Устройство содержит вход 1 сброса, группы кодовых входов 2, тактовый вход 3, мультиплексор, элемент НЕ 5, тригггер 6, блок 7 памяти, регистры

8 и 9. группы выходов 10 и 11.

Устройство работает следующим образом.

Устройство (как цифровой автомат) имеет 2" устойчивых состояний — вершин, где и — разрядность первого

1г-регистра 8, Установочный сигнал, поступающий на вход 1 сброса устанавливает 3 -регистр 8 в и:чальное нулевое состояние. В дальнейшем состояния гг: †регист 8 изменя|отся по тактовым сигналам, поступающим по шине тактов 3 на С-вход Р -рег cT ра 8 в соответствии с алгоритмом функционирования устройства управления.

На фиг. приведен пример граф-алгоритгьа функционирования.

На графе реализовагго устройство управления на 16 состоя гий — состояний-вершин от 0 ДО (в шестггадггатииз которых переход в иное состояние возможен только по сигналу сброса.

Таким образом, предлагаемое устройство управления реализует все возможные последовательностные алгоритмические переходы, причем каждому состоянию поставлено в соотнетствие индивидуальное входное условие, поступающее с группы входов 2. Кроме того, каждая иэ вершин одновременно может быть операторной, т.е. v ней могут возбуждаться произвольные наборы синхронных и/или асинхронных выходных управляющих сигналов, поступающих соответственно на группы выходов 10 и 11.

Изменение состояний устройства и генерации выходных управляющих сигналов происходит следующим образом, По входу 3 поступают внешние тактовые сигналы отрицательной полярности. Сигналы кода текущего состояния с выходов регистра 8 подаются на управляющие входы мультиплексора 4, который транслирует на 3 -вход

))-триггера 6 состояние одного из входов 2, соответствующее текущему состоянию. Одновременно код текущего состояния поступает на старшие разряды адреса блока 7, а на младший разряд адреса блока 7 поступает выходной сигнал триггера 6.

В паузах между тактовыми сигналами состояния Р -триг-.åðà 6, регистров 8 и 9 фиксированы, а с выходов регистра 9 и с третьей группы выходов блока 7 на выходы !О и 11 поступают соответственно синхронные (С„ — С4) и асинхронные (o.„- a4 )

40 выходные управляющие. сигналы.

По переднему (Отрицательному) фронту очередного тактового сигнала, поступающему через элемент НЕ 5 на

С-вход триггера 6 последний фикси3 1126953 4 ричном коде), что соответствует четырехразрядному регистру 8, причем четырнадцать состояний (от 0 до 3 ) являются функциональными, а. два сос тояния (Е и F ) — избыточными.

На граф-алгоритме внутри кружковвершин приведена нумерация состояний Жо -W (состояния регистра 8), а соответствующие внутренние состояния, проверяемые внешними условиями

Х вЂ” Х (сигналы на шинах условий 2) в прямом или инверсном виде, отмечены стрелки переходов. Кроме того, операторные вершины, в которых возбуждаются синхРонные (С„, С., Сз, С4 и или асинхронные (< o2 oз 4) выходные управляющие сигналы, поступающие на выходы 10 и 11, отмечены соответствующими символами, В данном случае рассмотрен вариант четырех синхронных (регистр 9 — четырехразрядный) и четырех асинхронных выходных управляющих сигналов.

В предлагаемом устройстве управления на нумерацию вершин графа не накладываются никакие ограничения (нумерация вершин произвольная), за исключением нулевой вершины начального состояния 9, в которую производится сброс по входу 1.

Из каждого текущего состояния вершины (в зависимости от состояния соответствующей выбранной входВ ной шины условий) по тактовым сигналам производится переход в одном из двух возможных последующих состояний, при этом возможны следующие варианты переходов: оба последующих состояния. Различны между собой и отличаются от текущего состояния (на приведенном графе текУЩие сОстОЯниЯ 191, %2, N )g()Olg

N ) — вершины двух условных переходов;

55 одно из последующих состояний повторяет текущее состояние, а второе последующее состояние отлично от него (текущие состояния %, М

% ) — вершины ожидания выполнения условий перехода; оба последующих состояния идентичпы между собой и отличаются между собой от текущего состояния (текущие состояния Ф, Ф4, %, %б

Ф/д) — вершины безусловных переходов; оба последующих состояния идентичны текущему состоянию (текущее состояние Nr,) — тупиковые вершины, рует код условия на входе 2, выбран ном мультиплексором 4 по коду т кущего состояния. Код текущего состоя" ния регистра 8 и код нового состояния триггера 6 образуют адрес блока 7, по которому на первой и второй группах выходов блока 7 формируются соответственно коды последующих состояний регистров 8 и 9, поступающие на 3 -входы этих регистров. По заднему (положительному) фронту тактового сигнала, поступающему на С-входы регистров 8 и 9 в последних фиксируется код последующего сос", 1 226 53

ТоНННН и код синхронных выходных сигналов, соответствующих этому состоянию. Одновременно на третьей грут1.— пе выходов блока 7 формируется код асинхронных выхОдных сигналов, О ответствующий зафиксированному состоянию регистра 8. Далее состояние сохраняется неизменным до прихода следующего тактового сигнала, Так как блок 7 имеет двоичную 1 3 адресацию, то каждому из 2 состояfj ний устройства соответствует 2 нар выходных слов блока 7 (адресация по старшим разрядам), а альтернативный выбор нужного слова из f:à1.bj определяется состоянием триггера 6 (адресация младшего разряда блока 7),.

Программирование блока 7 по графалгоритму является достаточно нрос j:ым.

На фиг. 3 представлена таблица ?f1 программирования блока 7 ro примерному граф-алгорит1у функционирования устройства управления.

Здесь код адреса блока 7 пред-. ставлен шестнадцатиричным адресом четырех старших разрядов А,. (код текущего состояния ре истра 8) и . двоичным адресом младшего разряда А, (код текущего услал;-- я Х на, -и информационном входе 2 мультиплексо-ра 4ч, зафиксированный в триггере 6).

Код первой группы выходов блока 7 (код последующего состояния регистра 8) представлен в шестнадцатиричном коде. Коды второй и третьей групп выходов блока 7 представле -:ы поразряднО В двоичных кОдах — сОответственно столбцы синхронных (С,, С„, С,, С,„) и асинхронных („, <,,, ) выходных управляющих сигналов.

Асинхронные выходные управляющие сигналы поступают с второй группы вь-ходов блока 7 на выходы 11 непосредственно, поэтому кодировка столбцов @„ —, производится в соответствии с 1раф-алгори мом пс столбцу я/

1 текущих состояний. Так как наборы выхсд1ых управляющих сигналов опреде ляются Фолько текущим внутренним состоянием устройства и не зависят от внешних условий то их значения". заносятся в таблицу идентичными тарами в две строки альтернативных значений Х. для каждого % .Дли1 гельность просе ек в асинхронных выходных упр1вляющи..". сигналах, воз.Нкающих на фронтах тактовых сигналов, не превышает задержки блока 7 (при необходимости, прссечки легко устраняются последующим стробирова.Оием или интегрированием) .

Си.:.Хронные управляющие сигна ы псс-..."- .f0ò с второй группы выходов блока 7 на выходы 10 через тактируе;.ь1: регистр 9 :. задержкой на такт„.

- озтому кодировка столбцов С „ — С +

;.-рсизводится в соответствии с графалгсригмом по " òîëáöó X/ последую- иих со тояний, ! !26953

lux.2

1)2б953

Сосvaea . a !. 1 уд -в i.. D

Редактор А. Ренин Техред Г 1 1 г; иова Еор- ек(оо И. 1Уска

Заказ 8693/37 Тира. б98 Г(однисно,:

ВПИИПИ Гпсударс ГвеннОГо ко!"лте i а И по делам изооретений и тгкрь.тий

113035, Москва, 6-35 „Рауы..кая наб., д. 4/5

Филиал ППП "Патент", -, „ Ужгород, у:, .I,>à i< òнан„