Способ получения равномерных эпитаксиальных слоев арсенида галлия

 

Способ получения равномерных эпитаксиальных слоев арсенида галлия, включающий нанесение эпитаксиального слоя арсенида галлия на полуизолирующую подложку, анодное окисление эпитаксиального слоя вплоть до прекращения процесса окисления с последующим стравливанием анодного окисла, отличающийся тем, что, с целью получения равномерных эпитаксиальных слоев большей толщины, перед анодным окислением путем фотолитографии на поверхности эпитаксиального слоя вскрывают окна, через которые проводят локальное анодное окисление эпитаксиального слоя на глубину h - w, где h - конечная толщина эпитаксиального слоя, w - глубина распространения области объемного заряда, возникающей на границе окисел - полупроводник с последующим стравливанием анодного окисла.

Изобретение относится к области электронной техники и может быть использовано при изготовлении арсенидгаллиевых полевых СВЧ-транзисторов и СВЧ-монолитных интегральных схем. Известен способ осаждения эпитаксиальных полупроводниковых пленок [1] Способ заключается в эпитаксиальном наращивании пленок полупроводниковых соединений из раствора в расплавленном металлическом растворителе. Особенностью способа точное насыщение растворителя полупроводниковым соединением путем введения в расплав непосредственно перед наращиванием полупроводникового соединения. Недостатком этого способа является неравномерность активного слоя по толщине и концентрации носителей заряда. Наиболее близким техническим решением является способ получения равномерных эпитаксиальных слоев арсенида галлия, включающий нанесение эпитаксиального слоя арсенида галлия на полуизолирующую подложку, анодное окисление эпитаксиального слоя вплоть до прекращения процесса окисления с последующим стравливанием анодного окисла [2] В процессе анодного окисления электрический ток переносится в электролите и в окисле главным образом ионами, а в эпитаксиальном слое n-GaAS - электронами. Пластина с эпитаксиальным слоем арсенида галлия п-типа, выращенным на полуизолирующей подложке, находится под положительным потенциалом, а граница раздела окисел-полупроводник ведет себя подобно обратносмещенному барьеру Шоттки. Таким образом, ток электронов существует благодаря лавинному пробою барьера окисел-полупроводник. В этом случае имеется область объемного заряда под окислом в полупроводнике (приблизительно несколько десятых долей микрометра). По мере уменьшения толщины эпитаксиального слоя во время окисления область объемного заряда приближается к границе подложка эпитаксиальный слой. Когда обедненная область достигнет подложки (условие отсечки), рост окисла останавливается в той области эпитаксиальной структуры, где локально достигнуто условие отсечки, т.е. обедненная область достигла полуизолирующей подложки. В тех областях эпитаксиальной структуры, где толщина активного слоя больше и область объемного заряда не достигла подложки, окисление будет продолжаться. Таким образом можно сделать активный слой равномерным. Недостатком данного способа является то, что он не позволяет получать активные слои толщиной более ширины обедненной области, которые требуются в ряде случаев для изготовления мощных полевых транзисторов на арсениде галлия. Целью изобретения является получение равномерных эпитаксиальных слоев больше толщины. Поставленная цель достигается тем, что в способе получения равномерных эпитаксиальных слоев арсенида галлия, включающем нанесение эпитаксиального слоя арсенида галлия на полуизолирующую подложку, анодное окисление эпитаксиального слоя вплоть до прекращения процесса окисления с последующим стравливанием анодного окисла, перед анодным окислением путем фотолитографии на поверхности эпитаксиального слоя вскрывают окна, через которые проводят локальное анодное окисление эпитаксиального слоя на глубину h-w где h - конечная толщина эпитаксиального слоя, w глубина распространения области объемного заряда, возникающей на границе окисел-полупроводник, с последующим стравливанием анодного окисла. В результате локального анодного окисления и последующего травления окисла образуются канавки, разделяющие эпитаксиальную структуру на ячейки, в которых будут формироваться транзисторные структуры интегральных схем. Глубина канавок определяет толщину выравненного эпитаксиального слоя. В процессе последующего анодного окисления всей поверхности эпитаксиального слоя и последующего травления окисла на некотором этапе, определяемом толщиной эпитаксиального слоя и концентрацией носителей зарядов, обедненная область в канавках достигает подложки и изолирует данную ячейку от источника напряжения, и анодное окисление в данной ячейке прекращается. В ячейках, где эпитаксиальный слой более толстый, обедненная область в канавках еще не достигает подложки, и анодное окисление продолжается до тех пор, пока обедненная область в канавках не достигнет подложки. Таким образом происходит выравнивание эпитаксиального слоя по всей поверхности эпитаксиального слоя. Пример получения равномерных эпитаксиальных слоев арсенида галлия. На подложке из полуизолирующего арсенида галлия выращивают эпитаксиальный слой арсенида галлия, толщина которого больше толщины, необходимой для изготовления транзисторов. Далее на эпитаксиальный слой арсенида галлия центрифугированием наносят слой фоторезиста толщиной 0,5 1 мкм, в котором методом фотолитографии вскрывают окна, ограничивающие ячейки, в которых будут формироваться транзисторы. Проводят локальное анодное окисление арсенида галлия в электролитической ванне. После чего проводят травление окисла в травителе NH4OH H2O 1 1, в результате чего формируются канавки, которые ограничивают и отделяют ячейки друг от друга. Глубину канавок выбирают в зависимости от необходимой конечной толщины эпитаксиального слоя. Если конечная толщина h, то глубина канавок должна быть равной h-w, где w глубина распространения области объемного заряда. Далее фоторезист удаляют и проводят анодное окисление и последующее травление окисла. Анодное окисление и последующее травление окисла проводят в несколько этапов и прекращают на том этапе, когда прекращается анодный ток, это показывает, что все ячейки на пластине изолированы от источника напряжения, и, следовательно, эпитаксиальный слой в ячейках выравнен и толщина его равна h. Данный способ получения равномерных эпитаксиальных слоев арсенида галлия позволяет получать равномерные эпитаксиальные слои толщиной, более области объемного заряда, обратно смещенному барьеру и варьировать толщину в зависимости от необходимых параметров приборов. Наличие таких эпитаксиальных структур позволяет изготавливать большое количество СВЧ-мощных транзисторов с идентичными параметрами, что позволяет изготавливать СВЧ-усилительные устройства, антенные фазированные решетки, устройства сложения мощности с высокими параметрами.

Формула изобретения

Способ получения равномерных эпитаксиальных слоев арсенида галлия, включающий нанесение эпитаксиального слоя арсенида галлия на полуизолирующую подложку, анодное окисление эпитаксиального слоя вплоть до прекращения процесса окисления с последующим стравливанием анодного окисла, отличающийся тем, что, с целью получения равномерных эпитаксиальных слоев большей толщины, перед анодным окислением путем фотолитографии на поверхности эпитаксиального слоя вскрывают окна, через которые проводят локальное анодное окисление эпитаксиального слоя на глубину h W, где h конечная толщина эпитаксиального слоя, W глубина распространения области объемного заряда, возникающей на границе окисел полупроводник с последующим стравливанием анодного окисла.

MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Номер и год публикации бюллетеня: 36-2000

Извещение опубликовано: 27.12.2000        




 

Похожие патенты:

Изобретение относится к электронной промышленности и может быть использовано в радиотехнике, вычислительной технике в системах автоматики, в качестве запоминающих и переключающих устройств
Изобретение относится к электронной технике и может быть использовано в технологии изготовления полупроводниковых приборов и интегральных схем

Изобретение относится к микроэлектронике, а именно технологии изготовления ИС высокой степени интеграции на биполярных транзисторах, изготовленных по самосовмещенной технологии (ССТ) с двумя слоями поликремния

Изобретение относится к технологии жидкостной химической очистки поверхности изделий, преимущественно полупроводниковых пластин, и может быть использовано в электронной промышленности

Изобретение относится к электронной технике, а именно к процессам электрохимической обработки полупроводниковых пластин, в частности к операциям электрополировки и утонения пластин, формирования анодных окисных пленок и слоев пористого кремния (формирование пористого кремния включает в себя несколько одновременно протекающих процессов - электрохимического травления и полирования, а также анодного окисления)

Изобретение относится к способу просушивания с соблюдением чистоты поверхностей таких материалов, как полупроводники, керамика, металлы, стекло, пластмассы и, в частности, кремниевые пластины и лазерные диски, у которых подложка погружена в жидкую ванну, а поверхности просушиваются по мере отделения от жидкости, например, путем продувки газа над поверхностью жидкости, причем газ может растворяться в жидкости и снижает поверхностное натяжение жидкости
Наверх