Устройство для опроса датчиков

 

УСТРОЙСТВО ДЛЯ ОПРОСА ДАТЧИКОВ , содержащее первьш коммутатор, входы группы которого являются, входами группы.устройства, а выход соединен с первым входом второго коммутатора , второй вход которого и вход первого коммутатора соединены с соответствующими выходами первого регистра , вход которого является первым вхо дом устройства,счетчик, элемент ИЛИ, выход которого является выходом устройства , первый, второй, третий, четвертый и пятый элементы И, о т л ичающееся тем, что, с целью увеличения его быстродействия, в устройство введены второй и третий регистры, блок памяти, блоки элементов И, блок элементов ИЛИ, сумматор, блок сравнения и таймер, выходы которого соединены, с входами группы счетчика , первый вход которого и вход блока памяти являются вторьм входом устройства, выходы группы счетчика соединены с входами группы блока памяти и входами первой группы сумматора , входы второй группы которого соединены с выходами блока элементов ИЛИ, входы которого соединены с выходами блоков элементов И, входы которых соединены с соответствующими выходами блока памяти и с вьгходами группы второго регистра, первьм выход которого соединен с первым входом первого элемента И второй вход которого соединен с первыми входами второго и третьего элементов И и выходом второго коммутатора , второй вход второго элемента И соединен с ззторьм выходом второго регистра и первым входом четвертого элемента И, второй вход которого соединен с выходом блока сравнеСП ния, входы первой группы которого соединены с выходами сумматора, а входы второй группы соединены с выходами третьего регистра, первьй вход которого является третьим входом устройства, первьй вход второго, регистра - четвертые входом устройства , вторые входы второго и третьего регистров являются пятым входом устройства , третий выход второго регистра соединен с вторьм входом третьего элемента И и первым входом пятого элемента И, второй вход которого соединен ё выходом счетчика, второй и третий входы которого соединены с соответствзгющими выходами второго и третьего элементов И, выходы первого, четвертого и пятого элементов И соединены с соответствующими входами элемента ИЛИ.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИНОПИСАНИЕ ИЗОЫ К

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

as. »3

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTMA.(21) 3607707/24-24 (22) 01.04.83 (46) 07.12.84. Бюл. 45 (72) А.Х.Ганитулин, П.П.Вайткус и Н.В. Малышев (53) 681. 327. 11 (088. 8) (56) 1. Авторское свидетельство СССР № 860043, кл, G 06 F 3/00, 1979.

2. Авторское свидетельство СССР

¹ 798783, кл. G 06 F 3/04, 1979 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ОПРОСА ДАТЧИКОВ, содержащее первый коммутатор, входы группы которого являются входами группы устройства, а выход соединен с первым входом второго коммутатора, второй вход которого и вход первого коммутатора соединены с соответствующими выходами первого регистра, вход которого является первым входом устройства, счетчик, элемент ИЛИ, выход которого является выходом устройства, первый, второй, третий, четвертый и пятый элементы И, о т л ич а ю щ е е с я тем, что, с целью увеличения его быстродействия, в устройство введены второй и третий регистры, блок памяти, блоки элементов И, блок элементов ИЛИ, сумматор, блок сравнения и .таймер, выходы которого соединены. с входами группы счетчика, первый вход которого и вход блока памяти являются вторьи входом устройства, выходы группы счетчика соединены с входами группы блока памяти и входами первой группы сумма„.Я0„,,112 24 тора, входы второй группы которого соединены с выходами блока элементов ИЛИ, входы которого соединены с выходами блоков элементов И, входы которых соединены с соответствующими выходами блока памяти и с выходами группы второго регистра, первый выход которого соединен с первым входом первого элемента И, вто- рой вход которого соединен с первыми входами второго и третьего элементов И и выходом второго коммутатора, второй вход второго элемента И соединен с вторым выходом второго регистра и первым входом четвертого элемента И, второй вход которого соединен с выходом блока сравнения, входы первой группы которого соединены с выходами сумматора, а входы второй группы соединены с выходами третьего регистра, первый вход которого является третьим входом устройства, первый вход второго регистра — четвертьм входом устройства, вторые входы второго и третьего регистров являюТся пятым входом устройства, третий выход второго регистра соединен с вторьм входом третьего элемента И и первым входом пятого элемента И, второй вход которого соединен с выходом счетчика, второй и третий входы которого соеди- нены с соответствующими выходами второго и третьего элементов И, выходы первого, четвертого и пятого элементов И соединены с соответствующими входами элемента ИЛИ.

1128242

Изобретение относится к вычислительной технике, в частности к системам сбора данных, и может быть широко использовано в системах управления реконфигурацией многомодульных 5 вычислительных систем, например, для определения модулей, подлежащих выводу в ремонтную конфигурацию, а также для сбора статистических данных о работе модулей в различных режимах.

Известно устройство для выбора информации, содержащее блоки памяти, блок сравнения, блок счетчиков, регистры, распределитель импульсов, шифратор, блок синхронизации, элемен- 15 ты И, элементы ИЛИ и элементы НЕ. В устройство поступает поток измерительной информации, из которого производится выбор и переиндексация данных, соответствующих адресам измерения 11.20

Недостатками устройства являются

его сложность и невозможность выбора фиксированного количества измеренных данных, соответствующих заданному 2S порогу и происшедших в течение определенного времени.

Наиболее близким по технической сущности к изобретению является устройство для сбора информации, содержащее коммутаторы несовместимых и совместимых параметров, регистр, дешифратор, группу счетчиков, эле— мент ИЛИ и элементы И. !

Коммутаторы несовместимых и совмес- 5 тимых параметров (на один вход) со-. держат дешифратор, элементы И и ИЛИ.

Информационные входы коммутатора несовместимых параметров являются информационными входами устройства, управляющий вход подключен к первому выходу регистра выбора группы, а выход соединен с информационным входом коммутатора совместимых параметров., управляющий вход которого подключен 45 к второму выходу регистра выбора группы. Выход элемента ИЛИ является выходом запросов прерывания устройства, а входы соединены соответственно с выходами переполнения счетчиков группы, информационные выходы которых являются информационными выходами устройства. Управляющие входы счетчиков группы подключены к соответствую4 щим выходам дешифратора, соединенного55 входом с управляющим входом устройства, а счетные входы — к выходу коммутатора совместимых параметров 12 ).

Недостатком известного устройства является невозможность сбора данных о наступлении определенного количества

1 событий за конкретное время, что не позволяет своевременно принять решение на изменение. структурной конфигурации многомодульных ЭВМ.

Цель изобретения — увеличение быстродействия устройства. ,Поставленная цель достигается тем, что в устройство для опроса датчиков, содержащее первый коммутатор, входы группы которого являются входами группы устройства, а выход соединен с первым входом второго коммутатора, второй вход которого и вход первого коммутатора соединены с соответствующими выходами первого регистра, вход которого является первым входом устройства, счетчик, элемент ИЛИ, выход которого является выходом устройства, первый, второй, третий, четвертый и пятый элементы И, введены второй и третий регистры, блок памяти, блоки элементов И, блок элементов ИЛИ, сумматор, блок сравнения и таймер, выходы которого соединены с входами группы счетчика, первый вход которого и вход блока памяти являются вторым входом устройства, выходы группы счетчика соединены с входами группы блока памяти и входами первой группы сумматора, входы второй группы которого соединены с выходами блока элементов ИЛИ, входы которого соединены с выходами блоков элементов И, входы которых соединены с соответствующими выходами .блока памяти и с выходами группы второго регистра, первый выход которого соединен с первым входом первого эле— мента И, второй вход которого соединен с первыми входами второго и третьего элементов И и выходом второго комму— татора, второй вход второго элемента И соединен с вторым выходом второго регистра и первым входом четвертого элемента И, второй вход которо-! го соединен с выходом блока сравнения, входы первой группы которого соединены с выходами сумматора, а входы второй группы соединены с выходами:третьего регистра, первый вход которого является третьим входом устройства, первый вход второго регистра — четвертым входом устройства, вторые входы второго и третьего регистров являются пятым входом устройства, третий выход второго регистра

1128242 4 соединен с вторым входом третьего, элемента И и первым входом пятого элемента И, второй вход которого соединен с выходом счетчика, второй и третий входы которого соединены с соответствующими выходами второго и третьего элементов И, выходы первого, четвертого и пятого элементов И соединены с соответствующими входами элемента HJIH, I0

На фиг. 1 представлена функциональная схема устройства для опроса датчиков, на фиг. 2 — схема первого (второго) коммутатора.

Устройство содержит первый коммутатор 1, второй коммутатор 2, первый регистр 3, таймер 4, выход 5, третий регистр 6, второй регистр 7, третий элемент И 8, второй элемент И 9, пятый элемент И 10, четвер- 2п тый элемент И 11, первый элемент И 12, счетчик 13, блок 14 памяти, блоки элементов И 15, блок элементов ИЛИ 16, сумматор 17, блок 18 сравнения, элемент ИЛИ 19, входы 20 группы, первый 25 вход 21, второй вход 22, пятый вход 23, четвертый вход 24, третий вход 25.

Первый (второй) коммутатор 1 (2) (фиг. 2) содержит дешифратор 26, элементы И 27 и элемент ИЛИ 28.

Устройство работает следующим образом.

По сигналу, поступающему на вход 22 устройства, осуществляется обнуление блока 14 памяти (магазинного запоми35 нающего устройства) и всех разрядов счетчика 13 за исключением самого старшего, в который записывается "1".

Под действием сигнала, поступающего 4р на вход 23 устройства, в регистры 6 и 7 заносится соответственно код временного интервала и код однопозиционный порога.

Порог определяет количество событий (сбоев, отказов и т.д.) происходящих за фиксированный интервал времени, код которого хранится в регистре 6.

Одновременно с записью кодов поро50 га и временного интервала в регистры 7 и 6 на регистр 3 через управляющие входы 21 устройства записывается код адресов. коммутации.

Устройство далее может работать 55 в двух режимах: определения количества совершившихся событий без учета времени, в течение которого они произошли., определения количества совершившихся событий за строго фиксированный промежуток времени.

Для задания режимов работы устройства в регистре 7 отведен. один из разрядов (самый младший), в который одновременно с записью в старшие разряды кода порогов заносится код режима работы ("1" или "0"). Код "0" соответствует первому, а код "1" второму режимам работы.

В первом режиме работы с Z --го и z-1-го выходов регистра 7 (с прямого и инверсного выходов разряда режима) на вторые зходы элементов И 8 и 9, действуют соответственно нулевой и единичный сигналы. Регистр 3 через коммутаторы 1 и 2 коммутирует

К-й информационный вход из входов 20 устройства (К = 1, ..., и, где N количество информационных входов устройства), к которому подключенаопрашиваемая контрольная точка, на первые входы элементов И 8 и 9 и на второй вход элемента И 12.

Под действием единичного сигнала с z-po выхода (z — количество выходов регистра 7) регистра открывается третий 8 и пятый 10 элементы И. Поступивший при этом с контрольной точки сигнал проходит через открытый элемент И 8, действуя на второй (счетный) вход счетчика 13, который осуществляет их суммирование. При переполнении счетчика 13 сигнал через открытый элемент И 10, элемент ИЛИ 19 и выход 5 устройства поступает в блок прерываний управляющего процессора,,по которому осуществляется прерывание и передача управления программе учета статистической информации. При поступлении очередного сигнала на второй (счетный) вход счетчика 13 работа устройства аналогична рассмотренной.

Во втором режиме работы в разряде режима находится код "1". Поэтому на z-м выходе регистра 7 действует нулевой, а на z-1-м выходе — единичный сигналы. Регистр 3 через коммутаторы 1 и 2, как и в первом режиме, коммутирует k-й информационный вход из входов 20 устройства, к которому подключена опрашиваемая контрольная точка, на входы элементов И 810.

Во втором режиме работы устройства возможны три случая: однопозиционS 11282

-k ный код порога b, хранящийся в регистре 7, не равен единице и с контрольной точки поступил j-й сигнал, номер которого меньше порога (1 (Ь ), однопозиционный код порога Ъ не ра- 5 вен единице (Ь = 2, ..., Š— 2), и с контрольной точки поступил сигнал, номер которого больше или равен порогу (1 Ъ Ь ), однопозиционный код порога, храняющийся в регистре 7, равен единице (Ь = 1) .

В первом случае второго режима единицы находятся в двух разрядах регистра 7; в разряде режима и в разряде, номер которого определяется заданным однопозиционным кодом порога (Ь = 2, ..., — 2) . Поэтому еди— ничным сигналом,, действующим с 5 -1— го выхода регистра 7, открывается второй 9 и четвертый 11 элементы И.. 20

Кроме того, единичным сигналом, действующим с k-ro ((= Ъ) выхода того же регистра открываются элементы И r-го (r = Ь- I) блока 15.

Элементы И остальных блоков 15 оста.ются закрытыми, так как на вторых их входах нулевые сигналы с соответствующих выходов регистра 7.

I и

Поступивший сигнал с контрольной точки. проходит открытый элемент И 9

30 и действует на третий (стробирующий) вход счетчика 13, который в этом режиме работает как регистр. При наличии сигнала на третьем входе код текущего времени с таймера 4 записывается в счетчик 13. Таким образом в счетчике 13 будет зафиксирован момент прихода j-ro (j (Ь ) сигнала с контрольной точки. Кроме того, 1 -й сигнал с контрольной точки осуществ- 40 ляет перепись кода времени поступления j -1-ro сигнала со счетчика 13 в первую ячейку блока 14 памяти. Но до поступления j-ro (ji = Ь) сигнала с контрольной точки в г-й (г =Ь -1) 45 ячейке блока 14 памяти информации. нет (хранится код "0"), поэтому и на выходах элементов И r-ro блока 15 действуют нулевые сигналы, несмотря на то, что на их вторых входах дейст-50 вуют единичные сигналы с 0-ro выхода регистра 7.

На сумматоре 17 осуществляется определение разности между находящимся в счетчике 13 кодом времени поступ-,55 ления 1-ro сигнала с контрольной точки и кодом времени, хранящимся в одной из ячеек блока.14 памяти (эт

42 6 разность в дальнейшем будем называть разностным временем).

Следовательно, в сумматоре 17 при поступлении j ro (j с Ь ) сигнала с контрольной точки определяется .разность между кодом времени, находящимся в счетчике 13, и кодом времени, равным нулю (так как на выходах элементов ИЛИ блока 16 нулевые сигналы).

С сумматора 17 код разностного времени (при j < Ь вЂ” это собственно код времени поступления 1 -ro сигнала с контрольной точки) поступает на первую группу входов блока 18 сравнения.

Последний, в общем случае, осуществляет сравнение кода заданного интервала времени, поступающего с регистра 6 на входы второй его группы, с разностным кодом времени поступления )-го сигнала .с контрольной точки. Если код разностного времени

j-ro сигнала равен или меньше кода заданного интервала времени, то на выходе блока 18 сравнения будет действовать единичный сигнал. В первом случае второго режима единичный сигнал на выходе блока 18 сравнения может возникнуть и при поступлении

j-го (1(Ь ) сигнала с контрольной точки. Это происходит когда разность между кодом времени поступления -го (1 4 Ь ) сигнала с контрольной точки и кодом времени, хранящимся в .-й (г = Ь вЂ” 1) ячейке блока 14 памяти (в r é ячейке которого до поступления 1 = Ь сигнала хранятся нули),,меньше или равна коду заданного интер:вала времени. Но этот сигнал будет ложньм, поскольку в действительности поступил только j -й (1 (Ь ) сигнал с контрольной точки, т.е. условие, что

) поступил j-й сигнал с номером, равным Ь, еще не выполнилось.

Для HcKJD<>÷åíèÿ этой ситуации в дополнительный разряд счетчика 13 записывается "1".. В этом случае код разностного времени всегда будет больше кода заданного интервала времени (так как в старшем разряде регистра 6 всегда находится "0") и на выходе блока 18 сравнения, а следовательно, и на выходе 5 устройства4ложного единичного сигнала не будет.

Во втором случае второго режима при поступлении j-ro (j Ь ) сигнала с. контрольной точки в г-й (= Ь-1) ячейки блока 14 памяти окажется код времени поступления j — Ь + 1-го

1128 сигнала. Этот код времени через Ьткрытые элементы И r-ro блока 15 (так как на вторых входах этих элементов действует единичный сигнал с 6 -ro выхода регистра 7) и элементы ИЛИ 5 блока 16 поступает на входы второй группы входов сумматора 17. В последнем определяется разностное время -го (j ъ Ъ) сигнала с контрольной точки, код времени поступления которо-10 го хранится в счетчике 13 и j — Ъ +1го сигнала, код времени поступления которого хранится в -й (= ъ — 1) ячейке блока 14 памяти. При определении разностного времени j-го 15 (1 ъ Ь ) и j — Ь + 1-го сигналов с контрольных точек единицы, добавленные к коду времени их поступления, за счет записи единицы в старший разряд счетчика 13 вычитаются. Таким образом, на выходе сумматора 17 в этом случае будет получено действительное разностное время j-го (j b) и j - Ь + f-го сигналов с контрольной точки. Блок 18 сравнения, как и в 25 предыдущем случае, осуществляет сравнение разностного кода времени j-го (j ) Ъ ) и j — Ь . + 1-ro сигналов с кодом заданного интервала времени.

Если разностный код времени j-го (j ъ Ъ ) и j — Ъ + 1-го сигналов равен или меньше кода заданного интервала времени, то на выходе блока 18 сравнения, а следовательно, и на выходе 3 устройства будет дейст35 вовать единичный сигнал, свидетедьствующий о поступлении j-ro (у = Ь ) сигнала в заданном интервале времени.

В третьем случае второго режима единичный сигнал на выходе 5 устрой- 4

242 8 ства должен появиться каждый раз, как только пришел сигнал с контрольной точки (без учета временного ин-. тервала)..

Поэтому в регистр 6 одновременно с записью в регистр 7 порога, равного "1" (Ъ =" 1), заносится код временного интервала, равный "О". При. коде порога, равном "1" (Ь = 1), единичный сигнал действует только на первом выходе регистра 7, а соответственно, и на первом входе элемента И 12.

Поступивший при этом сигнал с контрольной точки действует на второй вход элемента И 12, что приводит к появлению на выходе устройства единичного сигнала.

Таким образом, предлагаемое устройство позволяет по количеству событий, поступивших в заданном интервале времени, определить начало воздействия на вычислительную систему внешних интенсивных мешающих факторов (например,. помех), наиболее подверженные этим мешающим факторам модули 3ВМ, и осуществить их своевременный вывод в ремонтную конфигурацию, а также на основе определения и анализа различных групп событий оценить эффективность использованич оборудования, причина его простоя и перегрузок с целью рационального распределения ресурсов в вычислительной системе.

Использование предлагаемого устройства в системах управления реконфигурацией в многомодульных вычислительных системах позволяет значительно уменьшить количество ложных выводов в ремонтную конфигурацию.

1128242

l ! !

l !

I !

1 !

I !

I !

ВНИИПИ .Заказ 9062/36

Тираж 698 Подписное

«««Ф Ю Р

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4