Устройство для ввода информации

 

1. УСТРОЙСТЮ ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее коммутатор аналоговых сигналов, аналого-цифровой преобразователь, блок управле1га блок оперативной памяти и нормализа торы, входы которых являются входами устройства, выход коммутатора аналоговых сигналов соединен с инфо мационным входом аналого-цифрового преобразователя, информационные выходы которого подключены к адресным входам блока оперативной памяти, выходы группы блока управления подключены к адресным входам коммутатора аналоговых сигналов, первый и второй выходы - к входу управления аналого-цифрового преобразователя и к входу управления записью блока оперативной памяти соответственно, выход управления аналого-цифрового преобразователя соединен с входом блока управления, отличающееся тем, что, с целью упрощения устройства, оно содержит селекторы амплитуды, информационные и тактовые входы которых подключены к выходам соответствукидих нормализа торов, кнформа:ционные выходы селекторов амплитуды подключены к информационным входам коммутатора аналоговых сигналов, управляющие выходы к входам группы блока управления, выходы группы которого соединены с информационными входами блока оперативной памяти.

..SU„„1124274 А

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК зао G06F304

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИС)(НИЕ ИЗОБРЕТЕНИЯ, :,/

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

U g!

t (21) 3603913/24-24 (22) 10.06.83 (46) 15.11.84. Бюл. У 42 (72) М.В.Гусынин., И.И.Гнедин и А.К.Печковский (53) 681.327.21(088.8) (56) 1. Авторское свидетельство СССР

В 401988, кл. С 06 F 3/04, 1974.

2. Авторское свидетельство СССР

9 618714, Kz. G 06 F 3/04, 3. "Справочник по цифровой вычислительной технике". Под ред.

Б.Н.Калиновского. Киев, "Техника", 1980, с. 151, рис. 4.6 (прототип)..(54)(57) 1. УСТРОЙСТВО ДЛЯ ВВОДА

ИНФОРИАЦИИ, содержащее коммутатор аналоговых сигналов, аналого-цифровой преобразователь, блок управления, блок оперативной памяти и нормалнзаторы, входы которых являются входами устройства, выход коммутатора аналоговых сигналов соединен с информационным входом аналого-цифрового преобразователя, информационные выходы которого подключены к адресным входам блока оперативной памяти, выходы группы блока управления подключены к адресным входам коммутатора аналоговых сигналов, первый и вто рой выходы — к входу управления аналого-цифрового преобразователя и к входу управления записью блока опе ративной памяти соответственно, выход управления аналого-цифрового преобразователя соединен с входом блока управления, о т л и ч а ющ е е с я тем, что, с целью упро- . щения устройства, оно содержит селекторы амплитуды, информационные и тактовые входы которых подключены к выходам соответствующих нормализа- торов, информационные выходы селекто ров амплитуды подключены к информационным входам коммутатора аналоговых сигналов, управляющие выходы— к входам группы блока управления, выходы группы которого соединены с информационными входами блока оперативной памяти.

1124274

2. Устройство no n. 1, о т z Hч а ю щ е е с я тем, что, селектор амплитуды содержит первый и второй узлы анализа, первый элемент ИЛИ, триггер и формирователь импульсов, вход которого и входы узлов анализа являются тактовым и информационными входами селектора соответственно, выход формироватсля импульсов соединен со входом триггера и является управляющим выходом селектора, неинвертирующий и инвертирующий выходы триггера. подключены соответственно к первым управляющим входам узлов анализа, вторым и третьим управляющим входам второго и первого узлов анализа, вы- ходы которых соединены с соответствующими входами первого элемента ИЛИ, выход которого является информационным выходом селектора.

3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что узел анализа содержит первый, второй и третий ключи, элемент памяти и диференцирующий элемент, управляющий вход первого ключа, вход дифференцирующего элемента, управляющий вход третьего ключа, управляющий вход первого ключа являются управляющими с первого по третий и информационным входами узла соответственно, выход первого ключа соединен со входом элемента памяти, выход которого подключен к информационному входу третьего ключа, выход которого является выходом узла, выход дифференцирующего элемента подключен к управляющему входу второго ключа, выход которого соединен с информационным входом третьего ключа..

4. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления содержит регистр заявок, второй элемент ИЛИ, первую группу элементов И, регистр управления и функциональный преобразователь, информационные входы регистра заявок являются входами группы блока, одни входы сброса объединены с первым входом функционального преобразователя и подсоединены к первому выходу функционального преобразователя, второй выход которого подключен к одним входам элементов И первой .группы, выходы регистра заявок подключены к другим входам элементов И первой группы, выходы которых соединены со входами регистра управления, выходы которого подключены к другим входам сброса регистра заявок, ко входам шифратора и ко входам элемен-, та ИЛИ, выход которого соединен со вторым входом функционального преобразователя, третий вход которого, третий и четвертый выходы и выходы шифратора являются входом, первым и вторым выходами и выходами группы блока соответственно.

5. Устройство по п. 1, о т л и.— ч а ю щ е е с я тем, что регистр заявок содержит элементы И второй ,группы, триггеры группы, выходы ко торых являются выходами регистра, входы установки в 1" триггеров груп— пы, одни и другие входы элементов И являются информационными, одними и другими входами сброса регистра соответственно.

6. Устройство по п. 4, о т л ич а ю щ е е с я тем, что функциональный преобризователь содержит третий и четвертый элементы ИЛИ, с первого по третий элементы задержки, первый и второй элементы НЕ, с первого по четвертый элементы И, вход третьего элемента задержки является первым входом преобразователя, выход подключен к первому входу третьего элемента ИЛИ, выход которого является вторым выходом преобразователя и через первый элемент задержки соединен с первым входом первого и второго элементов И, второй вход первого элемента И является вторым входом преобразователя и соединен через первый элемент НЕ со вторым входом второго элемента И, выход которого подключен ко второму входу третьего элемента ИЛИ, выход первого элемента И является третьим выходом преобразователя и соединен с первым входом четвертого элемента ИЛИ, выход которого через второй элемент задержки подключен к первым входам третьего и четвертого элементов И, второй вход третьего элемента И является третьим входом преоб- разователя и через второй элемент НЕ соединен со вторым входом четвертого элемента И, выход которого подключен ко второму входу четвертого элемента ИЛИ, выход третьего элемента И является первым и четвертым выходами преобразователя.

1124274 2

Изобретение относится к вычислительной технике и может быть исполь. эовано для выделения амплитудных значений серии импульсных сигналов и ввода информации в ЭВМ.

Известно устройство для ввода амплитудного значения импульсного процесса, содержащее аналого-цифровой преобразователь (АЦП), дешифратор, элементы ИЛИ, разрядные триггеры, 10

1 счетчик времени, регистр времени, регистры максимального значения 1 3.

Недостатком известного устройства является его сложность, обусловленная значительными аппаратурными за- 15 тратами при организации многоканального выделения максимальных значений импульсных процессов.

Известно устройство для ввода информации, содержащее аналого-цифро-2О вой преобразователь и блок оперативной памяти 21

Недостатком устройства является ограниченная область применения.

Наиболее близким по технической

I сущности к изобретению является устройство для ввода информации, содержащее коммутатор аналоговых сигналов, аналого-цифровой преобразователь, блок оперативной памяти и нор- ЗО мализаторы, входы которых являются входами устройства, выход коммутатора аналоговых сигналов соединен с информационным входом аналого-цифрового преобразователя, информацион- 35 ные выходы которого подключены к адресным входам блока оперативной памяти, выходы группы блока управления подключены к адресным входам коммутатора аналоговых сигналов,пер- 40 вый и второй выходы — к входу управления аналого-цифрового преобразователя и к входу управления записью блока оперативной памяти соответственно, выход управления аналого-циф- 45 рового преобразователя соединен с входом блока управления (3).

Недостатком устройства является

его сложность.

Цель изобретения — упрощение 50 устройства.

Указанная цель достигается тем, что в устройство для ввода информации, содержащее коммутатор аналоговых сигналов, аналого-цифровой преоб- 55 разователь, блок управления, блок оперативной памяти и нормалиэаторы, входы которых являются входами устройства, выход коммутатора аналоговых сигналов соединен с информационным входом аналого-цифрового преоб- разователя, информационные выходы которого подключены к адресным входам блока оперативной памяти, выходы группы блока управления подключены к адресным входам коммутатора аналоговых сигналов, первый и второй выходы - к входу управления аналогоцифрового преобразователя и к входу управления записью блока оперативной памяти соответственно, выход управления аналого-цифрового преобразователя соединен с входом блока управления, введены селекторы амплитуды, информационные и тактовые входы которых подключены к выходам соответствующих нормализаторов, информационные выходы селекторов амплитуды подключены к информационным входам коммутатора аналоговых сигналов, управляющие выходы — к входам группы бло ка управления, выходы группы которо" го соединены с информационными вхо дами блока оперативной памяти, и тем, что селектор амплитуды содержит первый и второй узлы анализа, первый элемент ИЛИ, триггер и формирователь импульсов, вход которого и вхо;ды узлов анализа являются тактовым и информационными входами селектора соответственно, выход формирователя импульсов соединен со входом триггера и является управляющим выходом селектора, неинвертирующий и инвертирующий выходы триггера подключены соответственно к первым управляющим входам первого и второго узлов анализа, вторым.и третьим управляющим входам второго и первого узлов анализа, выходы которых соединены с соответствующими входами первого элемента ИЛИ, выход которого является информационным, выходом селектора.

Узел анализа содержит первый, второй и третий ключи, элемент памя-.. ти и дифференцирующий элемент, управляющий вход первого ключа, вход дифференцирующего элемента, управляющий вход третьего ключа и управляющий . вход первого. ключа являются управляющими с первого по третий и информационным входами узла сЬответственно,выход первого ключа соединен со вхо- дом элемента памяти, выход которого подключен к информационндму входу третьего ключа, выход которого явля15

3 11242 ется выходом узла, выход диференцирующего элемента подключен к управляющему входу второго ключа, выход которого соединен с информационным входом третьего ключа, а информацион- 5 ный вход подключен к общей шине.

Блок управления содержит регистр заявок, второй элемент ИЛИ, первую группу элементов И, регистр управления и функциональный преобразователь, информационные входы регистра заявок являются входами группы блока, одни входы сброса соединены с первым входом функционального преобразователя и подсоединены к первому выходу функционального преобразователя, второй выход которого подключен к одним входам элементов И первой группы, выходы регистра заявок подключены к другим входам элементов И первой группы, выходы которых соединены со входами регистра управления, выходы которого подключены к другим входам сброса регистра заявок; ко входам шифратора и ко входам элемента ИЛИ, выход которого соединен со вторым входом функционального преобразователя, третий вход которого, третий и четвертый выходы и выходы шифратора являются входом, первым и вторым выходами и выходами группы блока соответственно.

Регистр заявок содержит элемент И второй группы, триггеры группы, выходы которых являются выходами регистра, входы установки в 1, триггеров группы, одни и другие входы элементов И являются информационными, одними и другими входами сброса регистра соответственно.

Функциональный преобразователь содержит третий и четвертый элементы ИЛИ, с первого по третий элементы задержки, первый и второй элементы НЕ, с первого по четвертый элементы И, вход третьего элемента задержки является первым входом преобразователя, выход подключен к первому входу третье о элемента ИЛИ, выход которого является вторым выходом преобразователя и через первый элемент задержки соединен с первым входом первого и второго элементов И, второй вход первого элемента И является вторым входом преобразователя и соединен через первый элемент НЕ со вторым входом второго элемента И, выход которого подключен ко второму

74 ф входу третьего элемента ИЛИ, выход первого элемента И является третьим выходом преобразователя и соединен с первым входом четвертого элемента ИЛИ, выход которого через второй элемент задержки подключен к первым входам третьего и четвертого элементов И, второй вход третьего элемента И является третьим входом преобразователя и через второй элемент НЕ соединен со вторым входом четвертого элемента И, выход которого подключен ко второму входу четвертого элемента ИЛИ, выход третьего элемента И является первым и четвертйм выходами преобразователя.

На фиг. 1 представлено устройство для ввода информации; на фиг.2 схемы нормализатора и анализатора; на фиг. 3 — схема блока управления; на фиг. 4 — временные диаграммы напряжений, поясняющие работу устройства.

Устройство содержит селекторы амплитуды 1 по количеству информационных входов устройства, блок управления 2, коммутатор аналоговых сигналов 3, блок оперативной памяти 4, аналого-цифровой преобразователь (АЦП) S, эмиттерный повторитель 6, усилитель 7, первый ключ 8, элемент памяти 9, третий ключ. 10, диференцирующий элемент 11, второй ключ 12, элементы И группы 13, триггер группы 14, элементы задержки с первого по третий 15-17, второй и третий элементы ИЛИ 18 и 19, триггер 20, формирователь импульсов 21, первый элемент ИЛИ 22, регистр заявок 23, элементы И первой группы 24, регистр управления 25, шифратор 26, четвертый элемент ИЛИ 27, с первого по четвертый элементы И 28-31, первый и второй элементы НЕ 32, 33, функциональный преобразователь 34 в виде узла логики, первый и второй узлы анализа 35 и 36, нормализаторы 37.

На фиг. 4 обозначено входное измеряемое напряжение U, напряжение на управляющем выходе устройства U напряжения на выходах триггера U@ UQt Яэ напряжения на выходах ключей 12 О.„, U, напряжения на выходах элементов памяти 9 U3, U<, напряжения на выходах ключей 10 U<, U, напряжение на управляющем выходе анализатора Uq.

Устройство работает следующим образом.

1124274

От источников импульсных процессов апериодически и асинхронно сигналы Ц,...,0 „„поступают на селеквх вхн торы 1, каждый из которых состоит из двух узлов 35 и 36 (фиг. 2) . 5

Импульсные сигналы через эмиттерные повторители 6, служащие для согласования сопротивлений, и усилители 7, служащие для выравнивания коэффициентов передачи узлов, посту- 10 лают на ключи 8 обоих узлов. Формирователь импульсов 21 вырабатывает импульс U соответствующий заднему фронту входных сигналов. Эти импульсы управляют работой триггера 20 и 15 блока 2. .Сигналы с прямого и инверсного выходов триггера 20 воздействуют на первые ключи 8, которые работают поочередно, что ведет к тому, что чет- 20 ные сигналы входной последовательности поступают на элемент памяти 9 первого узла 35, а нечетные поступают на элемент памяти 9 второго

"узла 36, где информация об амплитудах. входных сигналов U „ запоминается и хранится в течение следующего периода следования входных сигналов, 1

Дифференцирующие элементы 11 формируют сигналы, по времени соответствующие спадам входных импульсов П .

Эти сигналы через вторые ключи 12 производят поочередное обнуление элементов 9 и подготовку их к приему очередной информации. Третьи ключи 10 подключены к выходам триггера 20 противоположно первым ключам 8 и служат для поочередного пропускания элементом ИЛИ 22 результатов обработки входных сигналов в элемен тах 9. На выходе элемента ИЛИ 22 об.разуется постоянное напряжение с амплитудой, соответствующей амплитуде входных сигналов, которое поступает на дальнейшую обработку.

Каждый селектор запоминает значение амплитуд на каждом периоде следования сигналов U>„, формирует напряже-ния Ug H U$ СОВОкупность сигналов управления (напряжения U ) со всех блоков представляет собой случайный поток заявок на их обслуживание и поступает в блок 2 управления, а сигналы амплитудных значений поступают на входы коммутатора аналоговых сигналов 3. Блок управления 2 анализирует поток заявок на обслуживание согласно заданной дисциплине диспет-1 черизации, организует очередь на об. служивание каналов, формирует адрес выбранного канала, поступающий с выходов группы блока 2 на адресный вход коммутатора 3 и на информационный вход блока огеративной памяти 4.

Через паузу, определяемую временем срабатывания коммутатора 3, блок 2 выдает управляющий сигнал "Запуск" вАЦП5;

По окончании цикла преобразования аналогового сигнала в цифровой код и после поступления управляющего сигнала из АЦП 5 "Конец цикла" блок 2 формирует сигнал "Запись", по которому цифровой код амплитудного значения сигнала из АЦП 5 и номер канала из блока 2 записываются в свободную ячейку блока оперативной памяти 4. После этого цикл работы устройства повторяется и обслуживается следующий канал. В результате в блоке оперативной памяти накапливается информация об импульсных процессах по всем каналам. Одновременно с этим может производиться цифровая обработка информации в ЭВМ или ее выдача на устройство регистрации или отображения.

На фиг. 3 приведена реализация блока управления.

Блок управления работает следующим образом.

Сигналы управления (заявки на обработку) асинхронно поступают на вхо ды установки "1" триггеров 14 регистра заявок 23. Таким образом, в регистре заявок 23 накапливаются заявки на обработку.

С поступлением сигнала "Пуск" с ЭВМ на блок управления 2 формируется сигнал "Запись регистра обслуживания", поступающий на элементы И группы 24, который "разрешает" фиксацию старшей по приоритету заявки в регистре 25. Через время задержки, определяемое временем "срабатывания" элементов И группы 24, временем фиксации заявки в регистре 25, быстродействием шифратора 26 и коммута тора 3. Преобразователь 34 "анализирует" наличие заявки в регистре 25.

При наличии заявки в регистре 25 (наличие сигнала "Заявка поступила") узел 34 формирует сигнал",Запуск АЦП".

При отсутствии заявки в регистре 25 узел 34 периодически (период определяется элементом задержки 15) фор1124274 мирует сигнал "Запись регистра обслуживания" до тех пор, пока в регист- ре 25 не появится заявка на обслуживание. В результате формируется сигнал "Запуск АЦП". Затем преобразователь 34 периодически (период определяется элементом задержки 16) опрашивает сигиал "Конец цикла", поступающий из АЦП 5. При поступлении сигнала "Конец цикла" преобразователь 34 формирует сигналы "Запись", по которому цифровой код АЦП 5 и

*од выхода шифратора 26 записываются в блок 4 и "Сброс заявок", по которому обнуляется триггер 14 регистра заявок 23, соответствующий обслуженной заявке, кроме того, с задержкой, соответствующей времени элемента задержки 17, определяемой временем сброса заявки в регистре заявок 23, формируется сигнал "Запись Bg обслуживания". Блок 2 переходит к обслуживанию следующей заявки.

Изобретение позволяет расширить область применения устройства за счет измерения амплитуды входного сигнала, так как в настоящее время

5 измерения амплитуды в непрерывной серии импульсов осуществляется визуально с помощью осциллографа. Использование селектора 1, содержащего всего два канала, позволяет производить измерение амплитуды непрерывной последовательности импульсов нескольких процессов. Разделение после- довательности импульсов по двум каналам, в одном из которых происходит измерение, а в другом запоминание и наоборот позволяет увеличить время обработки сигна- . лов до периода следования входных импульсов что, снижает требования быстродействию регистрирующей аппаратуры, создает воэможность многоканальной обработки сигналов.

1124274

1124274

<а

Составитель И.Алексеев

Редактор А.Долинич ТехредЖ.Кастелевич Корректор О.Тигор

Заказ 8279/36 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r.Óæãoðoä, ул .Проектная, 4