Устройство для обмена управляющей эвм с объектами контроля

 

УСТРОЙСТВО ДЛЯ ОБМЕНА УПРАВЛШЦЕЙ ЭВМ С ОБЪЕКТАМИ КОНТРОЛЯ по авт.св. № 783780, отличающее с я тем, что, с целью расширения класса контролируемых объектов, в устройство введены блок управления циклом контроля и блок дешифрации ответа, причем первые и вторые входы блока .управления циклом контроля и блока дешифрации ответа подключены соответственно к выходу блока приема управляющей информации и управляющему входу устройства, а третьим входысоответственно к второму выходу блочка приема информации контроля и выходу формирователя временных интервалов управляющих сигналов, выход блока дешифрации ответа соединен с четвертым входом блока вьщачи сигналов управления и блока управления циклом контроля, первым выходом подключенного к пятому входу блока выдачи сигналов управления, а вторым и третьим выходами - соответственно к входу разрешения блока сбора информации и выходу сигнала завершения цикла устройства, причем блок управления циклом контроля содержит четыре элемента И, группу усилителейпередатчиков , счетчик, регистр, триггер , схему сравнения и группу элементов И-ШШ, причем первьй и второй входы первого элемента И и информационный вход регистра являются соответственно третьим, четвертым и вторым входами блока управления циклом контроля, группа выходов регистра соединена с первой группой входов схемы сравнения, выход которой подключен к входу сброса триггера, а вторая группа входов - к группе выходов счетчика и первьм входам соответствующих элементов И-ИЛИ группы, вторые входы которых подключены к i прямому выходу триггера и первьм входам второго и третьего элементо1В И, а.третьи входы - к инверсному выходу триггера и первому входу четвертого элемента И, выходы третьего и четвертого элементов И являются соответственно первьм и третьим выходами блока управления циклом, второй вход второго элемента И подключен к выходу первого элемента И и тактовому входу 0 X счетчика, вход сброса которого соединен с выходом третьего элемента И, д четвертые входы элементов И-ИЛИ .груп4ib пы, синхронизирующий вход ре1 истра, :о установочный вход триггера ивторые входы третьего и четвертого элементов И образуют первый вход блока управления циклом, выход второго элемента И, прямой вькрд триггера и выходы элементов И-ИЛИ группы подключены к входам соответствующих усилителей-передатчиков , выходы которых образуют второй выход блока управления циклом.

СОЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„112 2

gyp G 06 F 3/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Il0 ДУПЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

/ г (61) 783780 (21) 3628237/24-24 (22) 24.06.83 (46) 07.12.84. Бюл. N - 45 (72) К.Ш.Ибрагимов и А.В.Чечет (53) 681.326(088.8) (56) 1. Авторское свидетельство .СССР

Ф 783780, кл. G 06 F 3/04, 1977 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ОБМЕНА УПРАВЛЯЮЩЕЙ ЭВИ С ОБЪЕКТАИИ КОНТРОЛЯ по авт.св. У- 783780, о т л и ч а ю щ ее с я тем, что, с целью .расширения класса контролируемых объектов, в устройство введены блок управления циклом контроля и блок дешифрации ответа, причем первые и вторые входы блока„управления циклом контроля и блока дешифрации ответа подключены соответственно к выходу блока приема управляющей информации и управляющему входу устройства, а третьим входы- соответственно к второму выходу бло-. ка приема информации контроля и выходу формирователя временных интервалов управляющих сигналов, выход блока дешифрации ответа соединен с четвертым входом блока выдачи сигналов управления и блока управления циклом контроля, первьи выходом подключенного к пятому входу блока вьдачи сигналов управления, а вторьи и третьим выходами — соответственно к входу разрешения блока сбора информации и выходу сигнала завершения цикла устройства, причем блок управления циклом контроля содержит четыре элемента И, группу усилителей- передатчиков, счетчик; регистр, триггер, схему сравнения и группу. элементов И-ИЛИ, причем первый и второй входы первого элемента И и информационный вход регистра являются соответственно третьим, четвертым и вторым входами блока управления циклом контроля, группа выходов регистра соединена с первой группой входов схемы сравнения, выход которой подключен к входу сброса триггера, авторая группа входов — к группе выходов счетчика и первьи входам соот. ветствующих элементов И-ИЛИ группы, вторые входы которых подключены к прямому выходу триггера и первьи вхо- Е

O дам второго и третьего элементов И, а. третьи входы †к инверсному выходу триггера и первому входу четвертого элемента И, выходы третьего и четвертого элементов И являются соот- Я ветственно первьи и третьим выходами блока управления циклом, второй вход второго. элемента И подключен к выходу первого элемента И и тактовому входу счетчика, вход сброса которого соединен с выходом третьего элемента И, четвертые входы элементов И-ИЛИ,группы, синхронизирующий вход регистра, установочный вход триггера и вторые входы третьего и четвертогб элементов И образуют первый вход блока управления циклом, выход второго элемента И, прямой выход триггера и вы- )фЬ ходы элементов И-ИЛИ группы подклюI чены к входам соответствующих усилителей-передатчиков, выходы которых образуют второй выход блока управления циклом.

1 1128 . Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах контроля цифровых и аналоговых устройств, а также в автоматизированных системах управления технологическими процессами, в которых момент поступления ответных реакций наступает в некоторый момент времени при появлении на выходе объекта контроля задан- 10 ного состояния.

По основному авт.св. Р 783780 известно устройство для обмена управляющей ЭВМ с объектами контроля, содержащее блок приема управляющей информации, вход которого является . управляющим входом устройства, а вход и выход соответственно подключены к . информационньм и адресньи входам блока сбора информации, промежуточных щ памятей кодов времени выдачи и приема, узла управления видом обмена и формирователя опорной частоты, выход которого соединен с входом счетчика, выход которого соединен с пер- 25 выми входами схем сравнения, вторые входы которых подключены к выходам промежуточных памятей кодов времени выдачи и приема, а выходы — соответственно к входам формирователей .времен-З0 ных интервалов управляющих и стробирующих сигналов, выходы которых соответственно подключены к первым. входам блока выдачи сигналов управления и блока приема информации контроля, второй вход которого является контрольным входов устройства, а третий вход подключен к первому выходу узла управления видом обмена, второй выход которого соединен с вторьи входом блока выдачи сигналов управления, первый выход которого является управляющим выходом устройства, а второй выход подключен к четвертому входу

- блока приема информации контроля, вы-45 ход которого подключен к контрольному входу блока сбора информации, первый выход которого является информационньк выходом устройства, а второй- подключен к третьемувходу блока:

50 .выдачи сигналов управления 1.1 3.

Недостаток известного устройства состоит в ограниченном классе объектов контроля (ОК) и большом обьеме буферной памяти. В частности это уСт-. 55 ройство исключает возмошность сопряжения с ОК, функционирующими автономно в реальном времени и требущими

243 2 при обмене информацией ожидания готовности ОК к выдаче ответов из-за того, что автономно функционирующие

ОК, например управляемые генераторы, z процессе проверки вьщают контрольную информацию с некоторого момента времени, определяемого процессами, протекающими в ОК (установка цифрового узла в исходное состояние, установление заданной температуры, давления и т.д. в технологическом процессе).

Данные,.поступающие в блок сбора информации с ОК до установки требуемого состояния являются, как правило, неинформативньии, что обусловливает повышенные требования к объему буферной памяти.

Цель изобретения - расширение класса контролируемых объектов и сокращение объема буферной памяти блока сбора информации.

Поставленная цель достигается тем, что в устройство введены блок управления циклом контроля и блок дешифрации ответа, причем первые и вторые входы блока управления циклом контроля и блока деши@рацни ответа подключены соответственно к выходу блока приема управляющей.информации и управляющему входу устройства, а третьи входы — соответственно к,второму выходу блока приема информации контроля и выходу формирователя временных интервалов управляющих сигналов, вьг ход блока дешифрации ответа соединен с четвертьии входами блока. выдачи сигналов. управления,и блока управления циклом контроля, пврвьи выходом подключенного к пятому входу блока выдачи .сигналов управления, а вторым и третьим выходами — соответственно к входу разрешения блока сбора информации и выходу сигнала"завершения цикла устройства, причем блок управления циклом контроля содержит четыре элемента И, группу усилителей-пеРедатчиков, счетчик, регистр, триггер, схему сравнения и группу элемен-. тов И-ИЛИ, причем первый и второй входы первого элемента И и информационный вход региатра являются соответственно третьим, .четвертым н вторым.входайй блока управления циклом контроля, группа выходов регистра соединена с первой группой входов схемы сравнения, выход которой под-. ключен к входу сброса триггера, а

1128243 4 вторая группа входов — к г руппе вьмодов с-летчика и первым входам .соответствующих элементов И-ИЛИ группы, вторые входы которых подключены к прямому выходу триггера и первым входам второго и третьего элементов И, а третьи входы — к инверсному выходу триггера и первому входу четвертого элемента И, выходы третьего и четвертого элементов И являются соответственно 10 первым и третьим выходами блока управления циклом, второй вход второго элемента И подключен к выходу первого элемента И и тактовому входу счетчика, вход сброса которого соединен с 15 выходом третьего элемента И, четвертые входы элементов И-ИЛИ группы,. синхронизирующий вход регистра, установочный вход триггера и вторые входы, третьего и четвертого элементов И об- 2р разуют первый вход блока управления циклом, выход второго элемента И, прямой выход триггера и выходы элементов И-ИЛИ группы подключены к входам соответствующих усилителей-пе-25 редатчиков группы, выходы которых образуют второй выход блока управления циклом, На фиг ° 1 представлена блок-схема предлагаемого устройства; на фиг.2-7-ЗО функциональные схемы блока выдачи сигналов управления, блока приема информации контроля, блок сбора информации, узла управления видом обмена, блока дешифрации ответов и блока управления циклом .контроля.

Устройство содержит блок 1 вьдачи сигналов управления, блок 2 приема информации контроля, блок 3 сбора информации, блок 4 приема управляющей4О информации, схемы 5 и 6 сравнения, счетчик 7, промежуточную память 8 кодов времени вьдачи, промежуточную память 9 кодов времени приема, формирователь 10 временных интервалов управляющих сигналов, формирователь 1 1 . временных интервалов стробирующих сигналов, формирователь 12 опорной частоты, узел 13 управления видом обмена, блок 14 дешифрации ответа, ОК 15, управляющая ЭВИ 16, блок 17 управления циклом контроля.

Блок 4. приема управляющей информа-. ции предназначен для приема и трансляции управляющей информации от 55

3BN 16, а блок 1 — для выдачи управляющей информации на оК 15. Функциональная схема блока 1 зависит от класса ОК. Например, для контроля ОК 15 цифрового типа блок 1 содержит в каждом канале (фиг. 2) ключ 18, узел 19 сравнения и триггер 20.

Блок 2 предназначен для приема информации контроля с ОК 15 или информации, поступающей из блока 1 для проведения самоконтроля устройства.

Блок 2 выполняет прием информации в соответствии с диаграммой обмена, осу,ществляет признаковое и временное стробирования и содержит в каждом канале (фиг. 3) регистр 21 и элемент ИИЛИ 22.

Блок 3 сбора информации состоит из двух узлов оперативной памяти 23 и

24 (фиг. 4), первый из которых хранит массивы тестовой информации, передаваемой через блок 1 на ОК 15, а второй — ответы (реакции) ОК 15,.поступающие в устройство через блок 2.

Узел 13 управления видом обмена содержит (фиг. 5) регистры 25 и 26, дешифратор 27 и триггер 28.

Блок 14 дешифрации ответа предназначен для дешифрации состояния

ОК 15 путем сравнения действительной реакции объекта, с эталонной и содержит (фиг. 6) узел 29 сравнения, коммутатор 30, регистры 31 и 32.

Узел 29 сравнения состоит из элементов И 33-37, триггеров 38-41 и элемента НЕ 42.

Блок 17 управления циклом контроля содержит (фиг. 7) элементы И 43-46, регистр 47, счетчик 48, схему 49 сравнения, триггер 50., элементы ИИЛИ 51 группы, усилители-передатчики 52, 53 и 54 группы.

На чертежах показаны также шины 55-70 связей между блоками. устройства.

Устройство работает следующим образом.

Предварительно, до проведения контроля, в память 3ВМ 16 заносится программа проверки. При ее исполнении в память блока 3, промежуточные памяти 8 и 9, в регистры формирователя 12, узел 13 и блок 14 записывается информация, при помощи которой устройство настраивается на управле ние или контроль конкретногс объекта, подключенного к устройству.

Формирователи 10 и 11 осуществляют формирование импульсов с заданными временными интервалами, дискрет-, ность изменения которых зависит от

1128243 частоты колебаний опорного генератора Формирователя 12, запускающего счетчик 7.

В моменты сравнения кодов счетчика 7 и кодов времени выдачи и прие- 5 ма, выдаваемых промежуточными памя тями 8 и 9, схемы 5 и 6 сравнения вырабатывают управляющие импульсы, запускающие формирователи 10 и 11, причем в зависимости от типа ОК 15 формируются импульсы с требуемой временной диаграммой по группам выходов блока 1 и по группам входов блока 2.

Узел 13 обеспечивает выдачу на

ОК 15 или прием с него информации, представленной в виде параллельного или последовательно кода (в виде импульсов или потенциалов).

Блок 14 предназначен для сравне- 20 ния информации, полученной с выхода блока 2, с информацией, ожидаемой на выходе блока 2 при возникновении в ОК 15 определенного состояния. Таким состоянием может быть, например, 25 определенная температура в технологическом процессе. В цифровых устройствах таким состоянием может быть исходное положение элементов памяти (например, счетчик без установочных входов).

Работа устройства при контроле

ОК 15, в которых момент поступления ответов заранее не определен, происходит следующим образом.

Блок 1 в соответствии с настроечной информацией выдает управляющие воздействия на ОК 15 с требуемой временной диаграммой по группам входов. Ключ 18 выдает на ОК 15 и блок 2 о управляющие сигналы с уровнями логической "1" или логического "0".

Амплитуда сигнала логической "1" определяется напряжением источника Е (фиг. 2). Управление блоком 1 осуще- 4> ствляется регистрами.25 (входы импульсные) и 26 (коммутаций вход/выход) узла 13 (фиг. 5). При наличии в данном разряде регистра 26 сигнала логического "0" ключ 18 соответствую- о щего кан ла блока 1 находится в закры том состоянии. В этом случае вывод

ОК 15, подключенный к каналу. блока 1, является выходом, и информация с

ОК 15 поступает на блЬк 2.

При контроле цифровых устройств, требующих начальной установки, блок 1 может выдавать на группы входов повторяющуюся последовательность управляющих сигналов. При этом до появления требуемой комбинации ответов на выходах ОК 15 их запись в память блока 3 не производится. Разрешение за! писи в блок 3 производится выходным ,сигналом блока 14. Сигнал на выходе блока 14 появляется только в случае, конда ОК 15 устанавливается в требуемое состояние.

Реализация блока 14. (Фиг. 6) поз- воляет производить контроль автономно функционирующих объектов в реаль-, ном масштабе времени на частотах, определяемых алгоритмом контроля, а не на частотах, определяемых скоростью обмена управляющей 3BN с блоками устройства.

Сигнал на выходе блока 14 исполь"

/ зуется для управления блоком 1 для прекращенная выдачи повторяющейся последовательности управляющих сигналов и продолжения контроля под управлением сигналов, поступающих из блока 3.. Для этого на каждый канал блока 1 поступают тактовые импульсы с блока 10, сигнал "Работа"-с блока 17 и сигнал "Запрет" с блока 14 .

Предварительная установка ОК 15 ,в определенное состояние осуществ1 ляется путем подачи серии тактовых импульсов, поступающих с блока 10.

Импульсы подаются через узел 19 и ключ 18 на выбранный вход 0К 15. При этом триггер 20 сигналом "Работа", выдаваемым блоком 17, должен быть установлен в единичное состояние. При поступлении сигнала "Запрет" с выхода блока 14 (фиг. 6) триггер 20 (фиг. 2) сбрасывается в нулевое состояние, тем самым прекращается подача на вход ОК !5 серии импульсов.

Контроль ОК 15 далее осуществляется последовательностью тестовых наборов, подаваемых из узла 23 блока 3 (фиг.4) на вход узла 19 (фиг. 2) °

Запрет записи неинформативной информации в узел 24 (фиг. 4) за счет введений блоков 14 и 17 позволяет значительно сократить объем оперативной памяти блока 3.

Вид повторяющейся последовательности управляющих сигналов, выдаваемых блоком 1 на объект контроля 15, зависит от конкретной реализации блоков 1, I4 и 17. Данная реализация обеспечивает передачу на выбранные входы ОК пакета импульсов. Узел 29

1000

7 1128 выдает на выходе блока 14. сигнал "Ло-. гическая 1", если на заданном выходе ОК 15 определяемое записанным в регистр 31 номером канала, зарегистрировано появление сигнала, тип которого совпадает с типом, записанным в регистре 32 типа ожидаемой ответной реакции. Блок 14 в зависимости от записанного в регистре 32 кода . типа ожидаемой ответной реакции, 10 регистрирует следующие сигналы:

Код регистра Тип сигнала

0001 Положительный перепад

0010 Отрицательный пе- 15 репад

0100 Положительный им- . пульс

Отрицательный импульсс 20

Код типа ожидаемой ответной реакции записывается предварительно .ЭВМ 16.

Узел 13 содержит (фиг. 5) регистр 25 для хранения типа входных 25 воздействий и регистр 26 для управления коммутатором вход/выход, выходные сигналы которых непосредственно управляют блоком 1. Триггер 28 предназначен для управления видом обмена.

Управление триггером 28 осуществляется от блока 4 через дешифратор 27 в соответствии с программой ЭВМ 16. .При установке триггера 28 в "1" . блок 2 (фнг. 3) производит передачу

35 импульсной информации для записи в блок 3, зарегистрированного в регисг- ре 21 считанного ответа. При установке. триггера 28 в "О" блок 2 осуществляет прием потенциальной информации

40 с ОК 15. Коммутатор информации, реа- лизованный на элементе И-ИЛИ 22 (фиг. 3), осуществляет коммутацию информации либо непосредственно с выходов ОК 15, либо с выходов регист- 45 ра 21.

Работа блока (7 (фиг. 7) происходит следующим образом.

Предварительно по программе до начала контроля ЭВМ 16 и блок 4 осу- 50 ществляют запись в регистр 47 кода конечного адреса узлов 23 и 24 и устанавливают триггер 50 в."1" (режим

"Работа" ).

При этом на выходе элемента 45 фор- >, мируется сигнал Работа", сбрасывающий счетчик 48, хранящий адреса, в начальное состояние. Счетчик 48

243 8 блокирован сигналом "Запрет", подаваемым с блока 14 на вход элемента И 43.

Таким образом, в начале цикла контроля счетчик .48, триггер 50 и усилительпередатчик 54 управляют очитыванием из узла 23 первого тестового набора, который через блок 1 передается на входы ОК 15.

Вид информации (импульсы или потенциалы) на входах ОК 15 зависит от состояния регистра 25 (фиг. 5).

Узел 19 (фиг. 2) передает тестовую информацию, считанную из узла 23 (фиг. 4) на ключ 18 в виде "потенциалов", если в данном разряде регистра 25 записан "О", и в виде "импульса", если в данном разряде регистра 25 записана "1". Временные параметры импульса зависят от состояния формирователя 10. Разрешение передачи пакета импульсов на входы ОК 15 осуществляет триггер 20 (фиг. 2) по сигналу "Работа" (блок 17). Последовательность импульсов на входы ОК 15 передается до тех пор, нока блок 14 не выдаст на выходе сигнал "Запретв.

Сигнал "Запрет" сбрасывает триггер 20 в "О", прекращает подачу пакета импульсов и разрешает элементу И 43 (фиг. 7) выдачу импульсов на вход счетчика 48 и сигнала "Запись" через усилитель-передатчик 52. Усилительпередатчик 53 осуществляет передачу кода адреса одновременно, на узлы 23 и 24. Для синхронной работы блоков 13 на вход элемента И 43 подаются тактовые импульсы с формирователя 10.

Контроль ОК 15 тестовыми наборами, . считываемыми из узла 3, происходит до тех пор, пока схема 49 сравнения кодов счетчика 48 и регистра 47 не выдаст сигнал .совпадения. При этом триггер 50 сбрасывается в "0" и вырабатывает сигнал "Конец контроля", по тупающий в ЭВМ 16.

Таким образом, блок 1 под управлением блоков 14, 17 и 3 может выдавать на группы входов повторяющуюся последовательность управляющих сигналов, в частности импульсов положительной или отрицательной полярности, причем адреса группы входов определяются сос-тоянием регистра 2$, а полярность импульсов зависит от установленного тестового набора на выходе узла 23.

Сигнал реакции ОК 15 попадает в блок 14 следующим образом. Вывод

ОК 15 (независимо вход или выход ОК) 9 1128243 10 подключен к соответствующему разряду выходе узла 13, записывать в реблока 1 и входам регистра 21 и эле— гистр 24 блока 3 и анализировать реакмента И-ИЛИ 22. Процедура записи реак- пию ОК 15 в установившемся состоянии ции ОК 15 в регистр 21 указана ранее. непосредственно с выхода ОК 15 или

Информация, записываемая в регистр 21, с выхода регистра 21. стробируется импульсами с заданными Таким образом, предлагаемое устройвременными характеристиками, посту- ство по сравнению с известным обеспепающими с формирователя 11. ПоэтомУ чивает контроль объектов, ответные информация на выходе ОК 15 в установив реакции на выходах которых возникают, шемся состоянии (потенциальная инфор- 10 начиная с некоторого заранее неопремация) может отличаться от информации, деленного момента времени. Кроме тозаписанной в соответствующем разряде ro, оно позволяет сократить объем регистра 21. Элемент И-ИЛИ 22 позво- оперативной памяти блока сбора инфорляет, в зависимости от сигнала на мации.

1128243

Фиг.,У

1128243

Фие 5

1128243

Составитель В.Вертлиб

Техред И. Асталой Корректор А.Обручар

Редактор P.Öèönêà

Филиал ППП "Патент", r.Óæãoðoä, ул.Проектная, 4

Заказ 9062/36 Тираж 698 Подписное

ВНИИПИ Государственного. комитета СССР по делам изобретений и открытий

113035, Москва,. Ж-35, Раушская наб., д. 4/5