Множительное устройство

 

МНОЖИТЕЛЬНОЕ УСТРОЙСТВО содержащее выходной сукматор, входные операционные усилители срезисторами в цепя:: обратной связи, вход первого операционного усилителя через первый входной резистор соединен с первым входом устройства и с первыми входами блоков суммирования и вычитания, выход первого операционного усилителя соединен с вторыми входами блоков сумг-.ирований и вьиитания , вход второго ог&рационного усилителя через второй входной резистор соединен с вторым входом устройства и с третьими входами блоков . суммирования и вычитания, выход второго операционного усилителя соединен с четвертыми входами блоков суммирования и вьпитания, выходы блока суммирования соединены с соответствующими входами первого блока вывыделения модуля, a выходы блока вычитания - с соответствующими входами второго блока выделения модуля, выход которого через первый делитель напряжения соединен с источником опорного напряжения,- к которому подключен вход второго делителя напряжения , общие выводы к,ждой пары резисторов первого делителя напряжения подключены к анодам соответствующих диодов первой группы, общие выводы каждой пары резисторов второго делителя напряжения подключены к катодам соответствуюг г щих диодов второй группы, отличающееся тем, что, с целью упрощения, оно содержит третий делитель напряжения, включенный между источником опорного напряжения и первым входом выходного сумматора , катод каждого диода первой группы соединен с общим вьгаодом соотto ветствующей пары резисторов второго 00 делителя напряжения, анод казКдого диода второй группы соединен с общим ю выводом соответствующей пары резис торов третьего делителя напряжения, первый и второй входы выходного cykматора связаны с выходами соответственно первого и второго блоков выделения модуля, выполненньк в виде преобразователей напряжение - ток, a выход второго делителя напряжения соединен с шиной нулевого потенциала .

СОЮЗ СОВЕТСКИХ

ЮН Л

РЕСПУБЛИК ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

AO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ. описания изоьгвтяни

3 @ G 06 С 7/-16 к двтоиковь свидкткльствм (21) 2945034/1 8-24 (22) 23.06.80 (46) 07.12.84. Бюл. 9 45 (72) В.Н.Бродовский, В.С.Вилков, Д.М.Мороз6в и В.С.Толмачев (53) 681.335.5 (088. 8) (56) 1. Коган Б.Я. Электронные мо- делирующие устройства и их прикенение для исследования. систем автоматического регулирования. M. Госиздат физико-математической литературы, 1959, с. 274, р. 141.

2. Патент GllA Ф 3523195, кл. 307-229, опублик. 1970.

3. Техническое описание АВК-32.

Блок БП-33. ПТЗ. 073.036-07 (ТО) (прототип). (54)(57) МНОЖИТЕЛЬНОЕ УСТРОЙСТВО содержащее выходной сумматор, входные .операционные усилители с резисторами в целя".= обратной связи, вход первого операционного усилителя через первый входной резистор соединен с первым входом устройства и с первыми входами блоков суммирования и вычитания, выход первого операционного усилителя соединен с вторыми входами блоков сумкирования и вычитания, вход второго огерационного усилителя через второй входной ре зистор соединен с вторым входом устройства и с.третьими входами блоков суммирования и вычитания, выход второго операционного усилителя соединен с четвертыми входами блоков суммирования и вычитания,.выходы

„80„„11 8270 блока суммирования соединены с соответствующими входами первого блока вывыделения модуля, а выходы блока вычитания — с соответствующими входами второго блока выделения модуля, выход которого через первый делитель напряжения соединен с источником опорного напряжения, к которому подключен вход второго делителя напряжения, общие выводы каждой пары резисторов первого делителя напряжения подключены к анодам соответствующих диодов первой группы, общие выводы каждой пары резисторов второго делителя напряжения подключены к катодам соответствую-. Я щих диодов второй группы, о т л и— ч а ю щ е е с я тем, что, с целью упрощения, оно содержит третий делитель напряжения, включенный между источником опорного напряжения O и первым входом выходного сумма° вЮ тора, катод каждого диода первой М б .группы соединен с общим выводом соот- М ветствующей пары резисторов второго делителя напряжения, анод каждого ди- (ф ода второй группы соединен с общим ф выводом соответствующей пары резисторов третьего делителя напряжения, первый и второй входы выходного сумматора связаны с выходами соответственно первого и второго блоков выделения модуля, выполненных в виде преобразователей напряжение — ток, ф а выход второго делителя напряжения соединен с шиной нулевого потенциала.

Изобретение относится к аналоговой вычислительной технике и может быть использовано в аналоговых вычислительных устройствах.

Известно множительное устройство, содержащее выходной сумматор, входные операционные усилители с резисторами в цепях обратной связи., вход первого операционного усилителя через первый входной резистор tO соединен с первым входом устройства и с первыаи входами блоков суммирования и вычитания, выход первого операционного усилителя соединен с вторыми входами блоков суммирования 15 и вычитания, вход второго операционного усилителя через второй входной резистор соединен с вторым вхо-. дом устройстве и с третьими входами блоков суммирования и вычи; щ тания, выход второго операционного усилителя соединен с четвертыми входами блоков суммирования и вычитания, выходы блока суммирования соединены с соответствующими входами пер-. вого блока выделения модуля, а выходы блока вычитания — с соответствующими входами второго блока выделения модуля, причем выходы блоков выделения модуля через соответствую- З0 щие нелинейные функциональные преобразователи соединены соответственно с первым и вторым входами выходного сумматора.

В данном множительном устройстве

35 может быть использован известный нелинейный функциональный преобразователь, воспроизводящий квадратичную зависимость выходного напряжения от входного и построенный на ре40 зистивных делителях напряжения, подключенных к источнику опорного напряжения, и диодах. (1) и (2 ..

Наиболее близким к изобретению по технической сущности и достигае45 мому результату является множительное устройство, содержащее выходной сумматор, входные операционные усилители с резисторами в цепях обратной связи, вход первого операционно50 го усилителя через первыи входнои резистор соединен с первым входом устройства и с первыми входами блоков суммирования и вычитания, выход первого операционного усилителя соединен с вторыми входами блоков суммиро-55 вания и вычитания, вход второго операционного усилителя через второй, входной резистор соединен с вторым

zo входом устройства и с третьими входами блоков суммирования и вычитания, выход второго операционного усилителя соединен с четвертыми входами блоков суммирования и вычитания, выходы блока суммирования соединены с соответствующими входами первого блока выделения модуля, а выходы блока вычитания — с соответствующими входами второго блока выделения модуля, выход которого через первый делитель напряжения соединен с источником опорного напряжения, к которому подключен вход второго делителя напряжения, общие выводы каждой пары резисторов первого де" лителя напряжения подключены к анодам соответствующих диодов первой г. уппы, общие выводы каждой пары резисторов второго делителя напряжения подключены к катодам соответствующих диодов второй группы j3) .

Недостатком известных множительных устройств является сложность схемы и использование двух источников опорного напряжения °

Целью изобретения является упрощение устройства.

Эта цель достигается тем, что множительное устройство, содержащее выходной сумматор, входные операционные усилители с резисторами в цепях обратной связи., вход первого операционного усилителя через первый входной резистор соединен с первым входом устройства и с первыми входами блоков суммирования и вычитания, выход первого операционного усилителя соединен с вторыми входами блоков суммирования и вычитания, вход второго операционного усилителя через второй входной резистор соеди- нен с вторым входом устройства и с третьими входами блоков суммирования и вычитания, выход второго опера-. ционного усилителя соединен с четвертыми входами блоков суммирования и вычитания, выходы блока суммирования соединены с соответствующими входами первого блока выделения модуля, а выходы блока вычитания — с соответствующими входами второго блока выделения модуля, выход которого через первый делитель напряжения соединен с источником опорного напряжения, к которому подключен вход второго

I делителя напряжения, общие выводы каждой пары резисторов первого

8270 4 ,а общие выводы каждой пары резисторов 19.0-19. tI второго делителя 16 подключены к катодам соответствующих диодов 20.1-20.h. Устройство также содержит третий делитель 21 напряжения, включенный между источником 15 опорного напряжения и первым ,входом выходного сумматора 1. Резисторы этого делителя напряжения обо" значены 22.0-22 .П.

Блок 8 .суммирования содержит масштабные резисторы 23-26, а блок 9 вычитания — масштабные резисторы 2730. Блоки 12 и 13 выделения модупя выполнены в виде преобразователей напряжение — ток на транзисторах 31 и 32, 33 и 34 соответственно.

Множительное устройство работает с следующим образом.

При одинаковой величине сопротив.лений масштабных резисторов 23-30, равной 11вх, коллекторый ток транзисторов 33 и 34 определяется выражением (Пвх ) +хПвЫ

=с

Х

"в» (2) (4) 3,112 делителя напряжения подключены к анодам соответствующих диодов первой группы, общие выводы каждой пары резисторов второго делителя напряжения подключены к .катодам соответ- 5 ствующих диодов второй группы, также содержит третий делитель напряжения, включенный между источником опорного напряжения и первым входом выходнохо сумматора, катод каждого диода первой группы соединен с общим выводом соответствующей пары резисторов второго дели- теля напряжения, анод каждого диода второй группы соединен с общим выводом соответствующей пары резисторов третьего делителя напряжения, первый и второй входы выходного сумматора связаны с выходами соответственно первого и второго блоков выделения модуля,.выполненных в виде преобразователей напряжение — ток, а выход второго делителя напряжения соединен с шиной нулевого потенциала. .25

На чертеже приведена схема множительного устройства.

Устройство содержит выходной сумматор 1, входные операционные усилители 2 и 3 с резисторами 4 и 5

ЗО в цепях обратной связи. Вход первого операционного усилителя 2 через первый входной резистор б соединен с первым входом 7 устройства и первыми входами блоков суммирования 8, и вычитания 9. Выход первого операционного усилителя 2 соединен с вторыми входами блоков суммирования 8 и вычитания 9. Вход. второго операционного усилителя 3 через второй входной резистор 10 соединен с вто- 40 рым входом 11 устройства и с третьими входами блоков суммирования 8 и вычитания 9, а выход усилителя 3 соединен с четвертыми входами блоков суммирования 8 и вычитания 9.

Выходы блока 8 суммирования соединены с входами первого блока 12 выделения модуля, а выходы блока 9 вычитания — с соответствующими входами второго блока 13 выделения модуля, выход которого через первый делнтель 14 напряжения соединен с источником 1 5 опорного напряжения, к которому подключен вход второго делителя 16 напряжения. Общие выводы И каждой пары резисторов 17.0-17.хх первого делителя 14 подключены к анодам соответствующих диодов 18.1-18.11s (U 11) -Ь х ) Х ° Ел вх а коллекторный ток транзисторов 31 и 32 — выражением

Сопротивления резисторов 19.0-19.п делителя 16 напряжения выбраны так, чтобы выполнялось соотношение

= i ° r, (3) где i — номер резистора, делителя 16, а r — сопротивление резистора 19.1.

Если ток, протекающий через делитель lá обозначи.ь Ig, то на каждом из его резисторов будет падать напряжение

U1, =i(r ; = i I

При этом приращение напряжения на каждом резисторе

gU U -U.=I ° r = const (5)

vi< х g

Делители 14 и 21 состоят из одинаковых, последовательно соединенных резисторов, сопротивление которых равно R R npu i = 1,2,...,n, à R

=R I2.

При ? = Т .= 0 в е диоды 18.118.;хх и 20.1-.20..п открыты. Если пренебречь падением напряжения на открытых диодах, то через каждый резистор делителей 14 и 21 протекает ток,!1282 (7) (и) Ток через делитель 16 должен

30 быть выбран,много больше рабочих

В 1 1 Itlr

1 -- — — — где i 1,2,...,n, "1 а через любой диод — Ig Ц+, — Ц

r .Ъ11

I const. (6)

Через резисторы 17.0 и 22.0 ток не протекает, поэтому на входах вьг ходного сумматора 1 одинаковые потенциалы, равные Ig"ro, я напряжение на выходе равно нулю. Величина сопротивления резистора 19.0 выбрайа такой, чт о I i г . 0 „,+ где U " максимальнб е выходное напряжение сумматора 1.

Диоды 18 и 20 вместе с делителями !4, )6 и 21 образуют диодный функциональный преобразователь, реализующий кусочно-линейную аппроксимацию функции.

2.

% смаке

U U -К Т

?. маке где U и U — напряжения на входах (. выходного сумматора 1, а К вЂ” мас- 25 штабный размерный коэффициент

70 б токов 3 и .3, с целью стабилизации потенциапов узлов делителя 16, задающих точки излома аппроксимирую-. щей ломаной.

На выходе сумматора 1 выходное напряжение равно

Яь! 4 7 В ЭВа

R . n

Для четырехквадрантного перемножения используется один источник опорного напряжения и один делитель напряжения, задающий потенциалы точек излома аппроксимирующей ломаной.

Смена величины коэффициента передачи преобразователя происходит при равенстве потенциалов одноименных точек соединения резисторов делителей 14 и 21 и узлов делителя 16, когда ток и напряжение на диоде, соединяющем соответствующие точки, становится равным нулю.

Упрощение предлагаемого множительного устройства достигается эа счет использования в нем лишь одного источника опорного напряжения и уменьшения количества делителей напряжения..1!28270

Составитель О. Сахаров

Редактор Л. Гратилло Техред 3 .Палий

Корректор А Тяско

Заказ 9064/38 -Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", r.Óæãîðîó;, ул.Проектная,4