Устройство для умножения
1.УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, содержащее счетчик итераций,.дешифратор множителя, коммутатор кратных, дерево сумматоров, сумматор с распространением переносов, регистр младшей части произведения, первый коммутатор, регистр дешифратора, причем входы первого коммутатора и коммутатора кратных соединены соответственно с входами множителя и множимого устройства, выход первого коммутатора соединен с входом дешифратора множителя, выход которого соединен с входом регистра дешифратора, выход которого подключен к управляющему входу коммутатора кратных, первьш и второй - выходы дерева сумматоров подключены к соответствующим входам сумматора с распространением переносов и являются выходами старшей Че1сти произведения устройства, выход сум атора с распространением переносов соединен с иходом регистра младшей части произведения, управляющий вход которого подключен к выходу счетчика итераций, а выход является выходом младшей части произведения устройства, выход счетчика итераций соединен с управляющим входом первого коммутатора, вход счетчика итераций является входом начала работы устройства, отличающееся тем, что, с целью уменьшения объема оборудования, оно содержит второй коммутатор и элемент И, причем вход младшего разряда множителя устройства соединен с первым входом элемента И, выход которого соединен с управляюпщм входом второго коммутатора, первый и второй входы которого соединены соответственно с входом множимого устройства и первым выходом дерева сумматоров , входы которого с первого (Л по шестой соединены соответственно с выходом второго коммутатора, выходами с первого по четвертый коммутатора кратных и вторым выходом дерева сумматоров, второй вход элемента И соединен с выходом счетчика итераций. 2. Устройство по п.1, о т л и чающееся тем, что дерево сумматоров содержит четыре сумматора и шесть регистров, причем первый, второй и третий вхоцы первого и второго сумматоров являются соответственно входами с первого по шестой дерева сумматоров, первый и второй вы-, ходы первого и второго сумматоров соединены соответственно с входами регистров с первого по четвертый, выходы которых соединены соответственно с входами третьего сумматора и первым входом четвертого сумматора, второй и третий входы которого соединены с первым и вторым выходами третьего сумматора соответственно.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК
3ду G 06 F 7/52
r.
t . описания изоьгеткни .Н АВТ0РСНОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГП Й (2l) 3632514/24-24 (22) 12.08.83 (46) 15.!2.84.Бюл.№ 46 (72) Л.П.Василевский, Н.А.Слюсарев, А.С.Григорьев и С.А.Козелл (53) 681.325 (088.8) (56) 1. Авторское свидетельство СССР № 752335, кл. С 06 F 7/52, 1978, 2. Заявка Великобритании ¹ 2001189 кл. С 4 А, огублик. 1978.
3. Авторское свидетельство СССР № 695364, кл. С 06 F 7/52, 1977 (прототип). (54)(57) 1.УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, содержащее счетчик итераций, дешифра тор множителя, коммутатор кратных, дерево сумматоров, сумматор с распространением переносов, регистр младшей части произведения, первый коммутатор, регистр дешифратора, причем входы первого коммутатора и коммутатора кратных соединены соответственно с входами множителя и множимого ус-ройства, выход первого коммутатора соединен с входом дешифратора множителя, выход которого соединен с. входом регистра дешифратора, выход которого подключен к управляющему входу коммутатора кратных, первый и в орой-выходы дерева сумматоров поцключены к соответствук<щим входам сумматора с распространением перено<-ов и являются выходами старшей части произведения устройства, выход сумматора с распространением переносов соединен с входом регистра младшей части произведения, управляющий вход которого подключен к выходу счетчика итераций, а выход является выходом младшей части
„.SU 1129606 А произведения устройства, выход счетчика итераций соединен с управляющим входом первого коммутатора, вход счетчика итераций является входом начала работы устройства, о т л и— ч а ю щ е е с я тем, что, с целью уменьшения объема оборудования, оно содержит второй коммутатор и элемент И, причем вход младшего разряда множителя устройства соединен с первым входом элемента И, выход которого соединен с управляющим входом второго коммутатора, первый и второй входы которого соединены соответственно с входом множимого устройства и первым выходом дерева сум- ® маторов, входы которого с первого по шестой соединены соответственнб с выходом второго коммутатора, выходами с первого по четвертый коммутатора кратных и вторым выходом дерева сумматоров, второй вход элемента И соединен с выходом счетчика итераций.
2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что дерево сумматоров содержит четыре сумматора и шесть регистров, причем первый, второй и третий вхоцы первого и второго сумматоров являются соответствен но входами с первого по шестой дерева сумматоров, первый и второй вы- ходы первого и второго сумматоров соединены соответственно с входами регистров с первого по четвертый, выходы которых соединены соответствен но с входами третьего сумматора и первым входом четвертого сумматора, второй и третий входы которого соединены с первым и вторым выходами третьего сумматора соответственно, 1! 29606!
40 первый и второй выходы четвертого сумматора соединены соответственно с входами пятого и ше:того регистров, Изобрет(нне относится к вь.числи— тельной тезгнике и может быт - . OE?o !»зов ано в процессорах бь.стродействующих 3BM„
Известны устройства для умножения, содержащие коммутаторы кратных, регистры кратных, сумматоры с сохранением переносов., память
С ПРОИЗ 30?IE>III Ilt! P0C I yi>OM f l 3 H (2 1
Недостатком таких устройств является большой объем оборудования, обусло?зленный наличием памяти с про— извольным доступом, большого количестна регистров, сумматоров.
Наиболее близким по технической сушнос:и к изобретению является уст-ройство 3;,з?я умножения, содержащее
С Ч Е ? >-! ?3 К > т Г 1! ct ЦИЙ, Д Q I!I H>gP ci T 0 P М? ОЖ! ? -.
Г(.ЛЯ, -ОММУ"-атОС КРатНЫХ, IEclГИСТПЬ!
>(1за "llhi?(c Де ?зево c ->- >мc, TOPOB t с распрост-...» ением переносов и ре".истп м.адп ей части произведения, причем вхОды де?!?иф за ?>зр множите??я и комму = ò0>p2 кратных соединены с
ШИ? ° аМИ М?30ла . (1Я и cIEi0 димо! О Сооз в=>; ст?3p«l:о,, гыход дешифратора множи-,еля .:Одк.«(!чен к ° гра«ляющему вхоДу комму Tc.т0?за E(pc> Ti!i>IE(выходы ЕОтО рс г0 подкл>счены " вх0,— tàì ре: -;стров кратных„ выходы которых подключены
K ВХОДа>?м ДЕ р 0 В а С y ММа ТОРОВ ЯЬГ(ОДЬ которого соединены .-. вьг?(0>?нь?ми шинами старшей асти ;.зоизведения устройства и входами сум: ато? а с распрос гранение переносов > выхо т, ко > орого подключен к входу регистp=, младшей части произведения, управляющий вход которого подключен к выхо-!v счетчика итераций, а яыхoq -- к выходной шине младшей части пвоиз?3е-. дения устройства, вьгход счетчика ите раций подключен к управляющему входу дешифратора множителя f3 ), Недостаток данного устройства большой объем оборудования, обусловленный наличием большого числа сумматоров „регистров кратных, регистров, выходы которых явл??ю гся соответственНО ПЕРВЫМ И ВтС PF, ci НЫХОДаМ?. ДЕРЕВа сумма то ров .
Цель изобретения — уменьшс:?ие объ(ма оборудования .
Поставленная цель дости,-.ется
T(3Ì, ЧТ>З»СТРСЙСТ130 Д;?Я УМ?10ЖЕНИЯ > сol?i ожащее счетчик итераций, дешиф-ра гор множителя, коммутатор кратных, дерево суммат01зов, суммa I op c распространение" l ilepe?loco!3, pe i HOТ;! младшей части произведения, первый коммутатop, регистр дешифратора, II è÷pì входь: первог(з коммутатора и коммутатора кратных соединены соот-. ветственно с входам?3 множи ? (3 я и
?чножимого устройства> выход первого коммутатора соединен с входом дешифРс>ТоРс3 м??ож?3тез?Я> > IIEIZQEE 3(0 TOP 0 0 соеди?>е?? с. ?.ходом ре? истр- .деш>ифратора, выход которог0 IIDI!Kïê÷å?I к уг;— равляющему входу коммутаTора крат-ных, гервый и в горой выход«: дерева
cум. .!а торО ь пОд ключе??ы к с ) Отве гс T!3 i?l шим ?!ходам сумматора с распростра?3ением переносов и являются вьгхсда— ми ста. шей части произведения ycrройс тва, выхсд сумма Ops = .!аспрос ра",ением пере>loc 0?3 соедин:H с входом
p(? > >с i ря м:?ад?(!ей час .. H Ilpоиз вед(-ния . и;-.авляющий вход которого ?>одкз?ю>че?3 к вь?ходу счетчика итераций, а выхо„:. является >31 ?ходОм мз?а, ?ШEH .а;- ти .-:Ров !.введения устройства, выход счетчи-. ка и ераций сое.:;инеи = уп;завляюг?нм
«3(одо "i пе„-.:в о го к ом: ?утатора, вход счетчика итppai;HH является вх(з „ом
Зачала работь! устройстве, соде» жит
BToр0й коммутатор и элемент И, IipH чем «ход мз .адшего разряда множит".—
;3?> ус":ðîéñòâà соединен с ??ерв;. м входом элемента И, -.ыход которого соединен с управляющим входом второго коммутатора, первый и второй входы которого соединены соответственно с входом множимого устройства и первым вь?ходом дерева сумматоров, входы которого с первого по шестой соединены соответственно с выходом второго коммутатора, выходами с первого по четверть>й коммутатора
1129606 4
Каждая гр,ппа из трех разрядов управляет формированием своего кратного. ныл>дом второй вход
1О
25 кратных и вторым дерева сумматоров, элемента И соединен с вь|хо— дом счетчика итераций.
Дерево сумматоров содержит четыре сумматора и шесть регистров, причем первый, второй и третий входы первого и второго сумматоров являю- соответственно входами с первого по шестой дерева сумматоров, перный. и
B ropoé выходы первого и нтброго сум—
Màò0ðo з соедини. ы соответственно с входами регистров с первого по чет нертый, выходы которых соединены соотне т твенно с входами третьего сум15 матора и первым входом четвертого сумматора, втс рой и третий входы коТорог соединены с первым и зторым входами третьего сумматора соответственно, пернь.й и второй выходы четнертoro сумматора соединены соoTF)eTcTBE с входами пятого H шестого регистров, выходы которых являются соответственно первым и втоptIM выходами дерева сумматоров.
1 а,ертеже представлена схема предлагаемого устройства для умножепия.
Устройство содержит дерево 1 суммa- ров, содержащее сумматоры 2-5
30 и р ç=-,истры 6-!1, регистр 12 младшей части произведения„ коммутатор !3 кратных, парный 14 и второй !5 коммутаторы, дешифратор 16 множителя, pBlистр 17 дешифратора, счетчик 18 итераций> элемент И 19, сумматор 20 с ра".ïространением переносон,, входы миожимого ?1 и множителя 22, выходы старшей 23 и 24 и младшей 25 частей произведения.
Устройство для умножения работает следующим образом.
Итерапии умножения начинаются с пода:и операндов на вход коммутатора 13 кратных по входной шине 21 множимoi o и на вход дешифратора множителя по входной шине 22 множителя. множитель разделен на группы по девять разрядов. Группы выбраны так, что они перекрываются на один разряд. При этом вместо младшего разряда множителя на вход дешифратора 16 поступает логический нуль, Счетчик 18 итераций управляет последовательностью дешифрации групп разрядов множителя, начиная с младшей. Дешифрируемые девять раэрядон разбиты на четыре группы по три разряда с перекрытием на один разряд.
Дешифрация трехразрядных групп производится дешифратором 16 и соответствии с таблицей, где приняты следующие обозначения:
Jli — сигнал, управляющий подачей на дерево сумматоров множимого, сдвинутого влево на один разряд; 12 — сигнал, управляющий подачей на дерево сумматоров множимого, сдвинутого злено на дна разряда;
1 Л1 — сигнал, управляющий подачей на дерево сумматоров MHO жимого) сдвинутого влево на один разряд в дополнительном коде; Л?, — сигнал, управляющий подачей на дерево сумматоров множимого, сдвинутого влево на дна разряда в дополнительном коде.
Прочерк н графе таблицы означает, что все выходные сигналы дешифратора находятся н нулевом состоянии.
После формирования в коммутаторе 13 кратных под управлением дешифратора 16 четыре кратных множимому поступают на вх д дерева сумматоров, где производится их суммирование.
Если младший разряд множителя имеет единичное значение, в первой итерации (единичное значение на выходе элемента И 19 ) на вход дерева 1 сумматоров подается через коммутатор 15 пятое кратное, равное множимому. Во всех последующих итерациях на этот вход дерена сумматоров через коммутатор 15 подается частичное произведение (полусумма).
Функция дерева сумматоров заключается н том, чтобы, приняв на свои входы кратные множимому, сформированные в коммутаторе 13 кратных, получить результа.т в коде с сохранением переносов, Логическое построение разрядов сумматоров выбрано таким, что иэ двоичных единичных или нулевых сигналов трех различных операндов формируются два выходных сигнала, которые представляют собой двоичную гумму (полусумму ) единичных входных сигналов и перенос, возникающий при образовании этой суммы, од сум — t 5
ВО, «е— разрядность
Бьгхопнои сигнал
< деш:<фратора групп- : множителя
0 — Л) 5 1129б0б
Результат суммирования кратных на дереве сумматоров в виде сумм и переносов записываеrc» на регис rpf>i 10 и )1, которые являются также вь<ходными регистрами устроиства. 5
0дновременно с записью результаT J < ножения <частичное произведение,, сдвинутый на восемь разрядов впра Сод-. ржимое регистра 1 0 поступает. peç коммутатор 15 íà вход дерева сумматоров, содержимое регистра 1 "е .ocpellñòвенно на вход дерева сумматорîB По мере выполнения итераций умвоже ия :<а регистрах 10 и 11 производится накапливание старшей части произведения в коде с сохранением < ерРн i а << xo )jer,".-<фрируемая тpe lpà =рядная ные две шести. дцати<ричные цифры младшей части произвсдения запоминаются в соответствующие разряды регистра 1? младшей части произведе.— ния. Записью на этот регистр ци<р . младшей части произведения управляет счетчик 18 итераций. После Окончания итераций старшая часть результата в коде с сохра«< «ием переносов сформированы в рег-ic ВНИКАЛИ Заказ 9453/38 Тираж 698 Подписное Филнал ППП "Патент", г.Ужгород, ул.Проектная, 4
