Устройство для контроля блоков синхронизации

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ СИНХРОНИЗАЦИИ, содержащее П блоков синхронизации, каждый из .которых содержит формирователь синхроимпульсов , вход которого является входом сигнала опорной частоты соответствующего блока синхронизации, а выходы формирователей синхроимпульсов являются выходами синхроимпульсов устройства, отличающееся тем, что, с целью повышения точности локализации неисправности блоков синхронизации, в устройство введены первьй, второй, третий и четвертый элементы И, первый, второй и третий элементы ИЛИ, счетчик, дешифратор , h элементой-И, п триггеров, элемент ИЛИ-НЕ, элемент задержки, причем первые входы первого и второго элементов И являются входом стробирующего сигнала устройства, второй вход первого элемента И соединен со входом запуска устройства, выходы первого и второго элементов И соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ и счетHbw входом счетчика, сбросовый вход которого соединен с выходом третьего элемента ИЛИ, а выходы счетчика сое- . динены с соответствующими входами номера контролируемого синхроимпульса каждого из П блоков синхронизации и с соответствующими входами дешифра тора, выходы которого являются вькодами индикации номера контролируемого синхроимпульса, выходы номера ко контролируемого синхроимпульса каждого из h блоков синхронизации соединены соответственно с первыми входами П элементов И, вторые входы которых соединены с выходом элемента задержки, а выходы п элементов И соединены с соответствующими установочными входами п триггеров, сбросовые входы которых соединены с вькодом второго элемента ИЛИ, выходы 11 триггеров соединены с соответствующими входами элемента ИЛИ-НЕ, третьего . элемента И и являются выходами индикации контролируемых синхроимпульсов , выход элемента ИЛИ-НЕ соединен с входом элемента задержки, выход третьего элемента И соединен со СО 4 вторым входом второго элемента И, первым входом четвертого элемента :о |( И и является выходом сигнала исправности блоков синхронизации устройства , второй вход четвертого элемента И соединен с выходом старшего разряда депшфратора, а выход соединен с первым входом третьего элемента ИЛИ, вторые входы второго и третьего элементов ИЛИ подключены ко входу начальной установки устройства, причем в каждый блок синхронизации дополнительно введен коммутатор,, информационные входы которого соединены с выходами формирователя синхроимпульсов , адреслые входы являются

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

PECflVSЛИК (19) (!1) 4(51) G 06 F 11/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ. СССР

ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И OTHPbfTMA

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3629556/24-24 (22) 03.08.83 (46) 15,01 «85 Вюл. М- 2 (72) С.С.Серопян и Г.К.Маргарян (53) 681. 3 (088.8) (56) 1. Патент США 1)- 3899665, кл. 235-153 А, опублик. 1978.

2. Авторское свидетельство СССР

В 8984С8, кл. G 06 F 1/04, 1979 (прототип) . (54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛО"

КОВ СИНХРОНИЗАЦИИ, содержащее )) блоков синхронизации, каждый из .которых содержит формирователь синхроимпульсов, вход которого является входом сигнала опорной частоты соответствующего блока синхронизации, а выходы формирователей синхроимпульсов являются выходами синхроимпульсов устройства, о т л и ч а ю щ ее с я тем, что, с целью повьппения точности локализации неисправности блоков синхронизации, в устройство введены первый, второй, третий и четвертый элементы И, первый, второй и третий элементы ИЛИ, счетчик, дешифратор, в элементов-И, и триггеров, элемент ИЛИ-НЕ, элемент задержки, причем первые входы первого и второго элементов И являются входом стробирующего сигнала устройства, второй вход первого элемента И соединен со входом запуска устройства, выходы первого и второго элементов И соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ и счетным входом счетчика, сбросовый вход которого соединен с выходом третьего

Ъ элемента ИЛИ, а выходы счетчика сое-. динены с соответствующими входами номера контролируемого синхроимпульса каждого из ) блоков синхронизации и с соответствующими входами дешифратора, выходы которого являются выходами индикации номера контролируемого синхроимпульса, выходы номера ко контролируемого синхроимпульса каждого из ll блоков синхронизации соединены соответственно с первыми входами )) элементов И, вторые входы которых соединены с выходом элемента задержки, а выходы rl элементов И соединены с соответствующими установочными входами П триггеров, сбросовые Я входы которых соединены с выходом второго элемента ИЛИ, выходы )1 триггеров соединены с соответствующими входами элемента ИЛИ-HE третьего элемента И и являются выходами индикации контролируемых синхроимпульсов, выход элемента ИЛИ-НЕ соединен с входом элемента задержки, выход третьего элемента И соединен со вторым входом второго элемента И, первым входом четвертого элемента . И и является выходом сигнала исправности блоков синхронизации устройства, второй вход четвертого элемента И соединен с выходом старшего разряда дешифратора, а выход соединен с первым входом третьего элемента ИЛИ, вторые входы второго и тре- ар тьего элементов ИЛИ подключены ко входу начальной установки устройства, причем в каждый блок синхронизации дополнительно введен коммутатор,. информационные входы которого соединены с выходами формирователя синхроимпульсов, адресные входы являются

1134940 входами номера контролируемого синхроимпульса блока, а выход является выИзобретение относится к вычислительной технике, предназначено дпя диагностики системы синхронизации и может быть использовано в системах диагностики ЭВМ, многомашинных комплексов и многопроцессорных вычислительных систем.

Известно устройство обнаружения . ошибок системы синхронизации, которое осуществляет контроль работы узла синхронизации. Устройство содержит схему фиксации, которая выдает один набор выходных сигналов в тех случаях, когда узел синхронизации вырабатывает все синхроимпульсы, и другой набор, когда один или несколько синхросигналов не вырабатываются.

Таким образом, данное устройство обеспечивает контроль наличия синхросигналов (1) .

Однако в данном устройстве контролируется лишь наличие синхросигналов без проверки правильности временных сдвигов между ними; устройство не обеспечивает контроль и диагиости 25 ку распределенных в пространстве многоблочных систем синхронизации, ха-. рактерных для больших ЭВМ, многомашинных комплексов и многопроцессорных систем. ЗО

Наиболее близким техническим реше. нием к предложенному является устройство для синхронизации блоков вычислительной системы, состоящее из ряда пространственно разобщенных блоков 5 обработки данных, каждый из которых содержит блок синхронизации. Все блоки синхронизации генерируют одинаковую временную диаграмму синхроснгналов и связаны между собой посредством40 общих магистральных линий связи. В рабочем режиме один из блоков синхронизации является вещущим,а все остальные — заблокированы. При этом работа всех блоков обработки данных синхронизируется синхросигналами ведущего блока синхронизации.При выходе иэ строя ведущего блока синхходом контролируемого синхроимпульса блока. ронизации обеспечивается его автоматическое отключение от линий распределения синхросигналов и одновременно включение одного из оставшихся блоков, который становится ведущим P) .

Недостатки устройства заключаются в том, что отключение блока синхронизации производится лишь по признаку отсутствия синхросигналов, а нарушение временных сдвигов между синхросигналами не обнаруживается; неисправность не локализуется до уровня конкретных выходов вышедшего из строя блока; кроме того, поиск неисп. равности требует проведения большого объема работ по контролю и измерению временных параметров синхросигналов с использованием измерительных приборов.

Цель изобретения - повышение точности локализации неисправности блоков синхронизации.

Поставленная цель достигается тем, что в устройство для контроля блоков синхронизации, содержащее и блоков синхронизации, каждый иэ которых содер кит формирователь синхроимпульсов, вход которого является входом сигнала опорной частоты, а выходы являются выходами синхроимпульсов устройства, введены первый, второй, третий, и четвертый элементы И, первый, второй и третий элементы ИЛИ, счетчик дешифратор, 1 элементов И, И триггеров, элемент ИЛИ-НЕ,элемент задержки, причем первые входы первого и второго элементов И являются входом стробирующего сигнала, второй вход первого элемента И соединен с входом запускающего сигнала, выходы первого и второго элементов И соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента И и счетным вхо-, дом счетчика, сбросовый вход которого соединен с выходом третьего элемента ИЛИ, а выходы соединены с вхо1134940 дами номера контролируемого синхроимпульса каждого из П блоков синхрони- зации и с входами дешифратора, выходы которого являются выходами индикации номера контролируемого синхроимпульса, выходы номера контролируемого синхроимпульса каждого из и блоков синхронизации соединены с первыми входами П элементов И, вторые входы которых соединены с выходом t0

1 элемента задержки, а выходы и элементов И соединены с соответствующими установочными входами A триггеров, I сбросовые входы которых соединены с выходом второго элемента ИЛИ, а выходы 11 триггеров соединены с входами элемента ИЛИ-НЕ, трет ьег о элемента И, и являются выходами индикации контролируемых синхроимпульсов, выход элемента ИЛИ-НЕ соединен с вхо- 2О дом элемента задержки, выход третьего элемента И соединен со вторым входом второго, первым входом четвертого элементов И и явпяется выходом сигнала исправности блоков синхро- д низации, второй вход четвертого элемента И соединен с выходом старшего разряда дешифратора, а выход соединен с первым входом третьего элемента ИЛИ, вторые входы второго и третьего элементов ИЛИ являются входом начальной установки устройства, причем в каждый блок синхронизации дополнительно введен коммутатор, инфор" мационные входы которого соединены ,с выходами формирователя синхроимпульсов, адресные входы являются входами номера контролируемого синхроимпуль.са блока, а выход является выходом контролируемого синхроимпульса блока.

На чертеже приведена функциональная схема устройства.

Устройство содержит первый 1 и иорой 2 элементы И, первый элемент 3

ИПИ, счетчик 4, блоки 5 синхрониза- 41 ции, формирователи 6 синхроимпульсов, коммутаторы 7 элементы И 8, триггеры 9, второй элемент 10 ИЛИ, элемент 11 ИЛИ-НЕ, элемент 12 задержки, третий элемент, 13 И, третий элемент SO

14 ИЛИ, дешифратор 15, четвертый элемент 16 И, вход 12 начальной установки, входы 18 сигнала опорной частоты, выход 19 сигнала исправности блоков синхронизации, выходы 20 син- М хроимпульсов, вход 21 запускающего сигнала, вход 22 стробирующего сигна.ла, выходы 23 индикации номера контролируемого синхроимпульса, выходы

24 индикации контролируемых синхроимпульсов. г

Устройство охватывает пространственно разобщенные блоки синхронизации

5,- 5,..., 5, содержащие формирователи синхроимпульсов 61, 6,..., 6 соответственно, которые функционируют синхронно по отношению друг к другу за счет наличия входной опорной частоты. При этом они формируют одинаковое количество серий синхросигналов с идентичными временными сдвигами, которые используются для синхронизации работы соответствующих логических блоков вычислительной системы. Одновременно эти сигналы поступают и на информационные входы коммутаторов 71, 7,..., 7п, соответственно.

Управляющая часть устройства составлена элементами И 1,2, 16, элемен- .. тами ИЛИ 3, 14, счетчиком 4. котопая осуществляет подачу кодовых комбинаций на адресные входы коммутаторов

7 и обеспечивает последовательную выборку одноименных серий синхросигналов и их подачу на входы схемы контроля и динамического сравнения.

Элементы И 8„,8,...,8, с 05-триггерами 9q,9,...,9„и с элементами

10-13 составляют схему контроля и динамического сравнения поступающих сигналов, которая осуществляет контроль наличия и взаимного соответствия временных сдвигов всех синхросигнапов, снимаемых с выходов коммутаторов 71, 7,...,7о

Устройство работает следующим образом.

В исходном состоянии сигналом общего сброса, подаваемым на вход

17 через элементы ИЛИ 10 14, счетчик 4 и триггеры 9,9, . °,9, сбра- сываются в нулевое состояние. При этом счетчик 4 на своих выходах выдает нулевой код, выход элемента ИЛИНЕ 11 .выдает уровень логической ."1"

I который через элемент задержки 12 подан на:вторые входы элементов И S

8)„8п.

Выход элемента И 13 выдает уровень логического "0".

Сигнал запуска режима диагностики поступает на вход 21, разрешая при этом прохождение через элемент И 1 первого стробирующего импульса, подаваемого на вход 22 устройства. Через элемент ИЛИ 3 этот импульс по1134940 ступает на счетный вход двоичного счетчика 4, который на своих выходах выдает код, соответствующий. результату счета. Эта выходная кодовая комбинация подается на входы дешифратора 5

15, а также на адресные входы всех . коммутаторов 7 ;7,...,7,„, обеспечивая выдачу на выходы этих коммутаторов первого синхросигнала всех блоков синхронизации соответственно. Стробирующий сигнал на входе 22 выбирается таким, чтобы переключение коммутаторов происходило во время паузы синхроаигнала.

Выбранные таким образом одноимен- 15 ные синхросигналы (в данном случае первые) всех блоков синхронизации

5,5,...,5tt поступают на первые входы элементов И 8,8,...,8д соответственно, на втором входе которых 20 поддерживается уровень логической

"1". Таким образом, синхросигналы чеpes элементы 8, 8,...,8 параллельно поступают на установочные входы 5-триггеров 91,9,...,9, . Если все синхросигналы поступили одновременно (синфазно), то все триггеры 9,9>, ...,9п одновременно и независимо друг от друга по передним фронтам этих импульсов установятся в состоя- зр ние логической "1". На всех выходах 24 устройства и на выходе 19 в этом случае будут выданы логические

"1", индицирующие исправность блоков синхронизации. 35

На выходе элемента ИЛИ-НЕ 11 установится логический "0", который через время, определяемое задержкой элемента задержки 12, поступит на вторые входы элементов И 8,8,..., gp

Яд и, тем самым заблокирует дальнейшее прохождение сигналов, а на выходе элемента И 13 уровень логического "0" изменится на уровень логической "1", который поступит на второй вход эле- 4 мента И 2 и обеспечит разрешение для прохождения второго стробирующего импульса., Если какой-либо из контролируемых . синхросигналов отсутствует и не поступит на вход соответствующего элемента И 8, то соответствующий $5триггер сохранит свое исходное нулевое состояние. Тогда на выходе 19, индицирующем наличие ошибки и соответствующем выходе 24, сохранится уро..вень логического "0, индицирующий номер неисправного блока синхронизации, в то время как состояние выходов

23 указывает порядковый номер синхросигнала. При этом на входах элемента И 13 условие совпадения не будет удовлетворено, его выход сохранит нулевое состояние, элемент И 2 по второму входу будет заблокирован и очередной стробирующий импульс не пройдет, Выходы 23 и 24 будут сохранять свои состояния, индицируя место отсутствия синхросигнала до устранения неисправности. При отсутствии синхросигналов нескольких блоков синхронизации на нескольких соответствующих выходах 24 сохранятся уровни логического "0", указывающие номера неисправных блоков.

В том случае, если все блоки. синхронизации вырабатывают контролируемый синхросигнал и у одного или нескольких из них в недопустимых пределах изменились сдвиги (нарушилась их синфазность), то устройство будет работать следующим обра-: зом. Все сформированные синхросигналы поступят на первые входы соответствующих элементов И 8, 8,...,8, Однако тот из импульсов, которыя поступит раньше остальных, соответственно раньше установит R5 -триггер. соответствующего канала, что будет достаточно для появления на выходе элемента ИЛИ-НЕ 11 уровня логического "0". Через время, определяемое элементом задержки 12, этот потенциал поступит на вторые входы элементов 8,8,...,8„ и заблокирует дальнейшее прохождение импульсов на уста новку R5 -триггеров.

Если время задержки элемента задержки 12 выбрать равным допустимому интервалу расхождения сдвигов между контролируемыми синхросигналами, то те синхросигналы, которые находятся в этом диапазоне, успеют уетановить в единичное состояние RG -триггеры соответствующих каналов. Те же импульсы, которые задержаны на время, превышающее установленный диапазон, поступят на входы соответствующих элементов из группы 8<,8<, ° ..,8 после поступления по цепи обратной связи блокирующего потенциала, и соответствующий Rá -триггер сохранит свое исходное нулевое состояние. Благодаря этому на тех выходах 24, которые соответствуют блоку, откуда поступают импульсы со сдвигами, превышающими

1134 допустимые значения, сохранятся потенциалы уровня логического "0".

При этом аналогично случаю отсутствия сигнала устройство на своих -выходах

24 и 23 сохраняет кодовые комбинации, указывающие место неисправности до ее устранения .

При отсутствии ошибки после проверки первого синхросигнала работа устройства продолжается следующим образом. Благодаря разрешающему потеницалу на втором входе элемента И 2 очередной стробирующий импульс через элемент ИЛИ 3 поступает на счетный вход счетчика 4, одновременно сбрасы-1g вая триггеры. 9,9,...,9 через элемент ИЛИ 10 и приводя в исходное состояние схему контроля и динамического сравнения синхросигнала. Счетчик 4 выдает код, соответствующий второму р синхросигналу, что индицируется на выходах дешифратора 15, а на выходы коммутаторов 7,7,...,7„ выдаются импульсы очередной серии. Схема контроля и динамического сравнения на 5 элементах 81,8,...,8„1, 9„,9,...9„ осуществляет контроль поступивших сигналов по полученному результату или останавливает работу схемы, индицируя на выходах 24 и 23 место не- ЗО исправности, или выдает разрешение на прохождение следующего стробирующе-, r0 импульса.

Таким образом, осуществляются последовательная выборка, контроль и, динамическое сравнение всех серий синхросигналов. При проверке последней серии синхросигналов на соответ940 8 ствующем выходе 23 устанавливается уровень логической "1", который поступает и на первый вход элемента И 16.

После окончания контроля и сравнения сигналов последней серии при отсут-ствии ошибки на выходе элемента 13

ФФ 11 появляется уровень логической 1 который подается на второй вход элемента И 16. На выходе 16 устанавливается уровень логической " l" который через элемент ИПИ 14 поступает на вход сброса счетчика 4 и возвращает его в исходное нулевое состояние °

На этом цикл работы устройства диагностики блоков синхронизации вычислительной системы заканчивается.

Таким образом, предлагаемое устройстьо обеспечивает автоматическую диагностику пространственно разобщенных. блоков синхронизации вычислительной системы, локализуя неисправность до уровня конкретного выхода неисправного блока синхронизации. При этом подвергаЮтся контролю как налиФие проверяемых сигналов, так и их временные сдвиги.

Благодаря использованию предпагаемого устройства значительно сокращается объем и стоимость работ при наладке и эксплуатации больших ЗВИ, вычислительных систем и комплексов, а также обеспечивается возможность диагностики систем синхронизации s системах с затрудненным или практически отсутствующим доступам к блокам синхронизации (в частности в ЭВИ четвертого поколения на основе БИС).

Составитель С.Стремин

Редактор А.Долинич Техред С. Легеза Корректор А. Тяско

Заказ 10090/41 Тираж 710 Подписное

ВНИИНИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб ., д. 4/5

Филиал ППП"Патент", г. Ужгород, ул. Проектная; 4