Устройство для формирования цифровых последовательностей

 

1. УСТРОЙСТВО ДЛЯ ФОРМИРО .ВАНИЯ ЦИФРОВЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ, содержащее выходной регистр, выходы которого являются выходами устрбйства , блок памяти, счетчик, тактовый генератор и блок ввода, выходы которого соединены с первым информацион-. ным входом выходного регистра/ с информационным входом счетчика, с -информационным входом блока памяти и. входом запуска тактового генератора выход которого соединен с тактовым входом счетчика и выходного регистра , отличан щееся тем, что, с целью повышения быстродействия устройства, в него введены блок сумматоров по модулю два, блок ангшиэа переносов, шифратор адреса, блок сравнения и управляющий регистр, причем выход блока сумматоров по модулю два соединён с вторым информационным вхЬдом выходного регистра,- первый вход блока сумматоров по модулю два связан с выходом выходного регистра, зв то рой ВХОД: блока сумматоров по модулю два - с выходом блока памяти, входы управЛЖОЩ0ГО регистра подключены к выходам блока вводаf выходы управляющего регистра соединены с перовой группой входов блока сравнений, выхода счетчика соединены с входами блока анализа переносов, выходы которрго . соединены с входами шифратора адреса, ВБРСОДЫ которого - с адресными входами блока памяти и второй fpjTiпой входов блока сравнения, выход блока сравнения связан с входом блока ввода и первым входом останова так® тового генератора, второй вход оста- -нойа KOTopoio связан с входом оста- . Г/1 нова устройства. : 2. Устрр твр по П.1, о т л ич а ю 14 ё е с я тем, что в нем блок анализа переносов содержит И элементов НЕ ИИ элементов И-НЕ, выход каждого из которых является выходом i-го разряда блока, причем в.ходы - S i -го элемента И-НЕ соединены с : выхода Jj, .ми i-ro и всех предьщ5т1их разрядов ЬМ (Счетчика, а один дополнительный вход каждого элемента И-НЕ кроме последнего , соединен через элемент НЕ с вхо;дом блока.

09) (И) СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИН

aug G 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н ABTOPCHOlVIY СВИДЕТЕЛЬСТВУ (21 ) 3398617/18-24 (22) 16.02.82 (46 ) 07.08.83, Вюл..929 (72) Б.Г. Сергеев (71) Институт электронных управляющих .машин (53).681.325(088.8 ) (56 ) 1. Авторское свидетельство СССР

9 618742, кл. 606Р 11/22, 1978.

2. Патент США Р 4174805, кл. 235/302, 1979 (прототип). (54.)(57 ) 1. УСТРОЙСТВО ДЛЯ ФОРМИРО.ВАНИЯ ЦИФРОВЫХ ПОСЛЕДОВЬТЕЛБНОСТЕЙс содержащее выходной регистр, выходы которого являются выходами устройства, блок памяти, счетчик, тактовый генератор и .блок ввода, выходы которого соединены с первым информацион-. ным входом выходного регистра, с информационным входом счетчика, с информационным входом блока памяти и. входом запуска тактового генератора, выход которого соединен с тактовым входом счетчика и выходного регистра, .о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены .блок сумматоров по модулю два, блок анализа переносов, шИфратор адреса, блок сравнения .и управляющий регистр, причем выход блока сумматоров по модулю два соединен с вторым информационйым входом выходного регистра первый вход блока сумматоров по модулю два связан с выходом выходного регистра, второй вход блона сумматоров но мбдулю два - с выходом блока памяти„ входы управляющего регистра подключены-к выходам блока ввода, выходы управляющего регистра соединены с пер-. вой группой входов блока сравнениа, выходы счетчика соединены с входами блока анализа переносов, выходы кото-. рого. соединены с входамй шифратора адреса, выходы которого. — с адресными входами блока памяти и второй группой входов блока сравнения, выход

- блока сравнения связан с входом бло ка .ввода и первым входом останова такщ,, тового генератора, второй вход оста-нова которого. связан с входом оста- . нова устройства.

2. Устройство по п.1 о т.л и- . C ч а ю щ е е с я тем, что в нем блок анализа переносов содержит И элемен-. тов НЕ и и элементов И-НЕ, выход каждого из которых является выходом . -го разряда блока, причем. входы

1 -го. элемента И-HE соединены с .выход

:ми 1-го и всех предыдущих разрядов счетчика, а один дополнительный вход каждого элемента И-НЕ .кроме послед/ него соединен Через элемент НЕ с эхо

:дом блока.

1034040

30

Изобретение относится к вычислительной технике, и в частности к гене; раторам тестовых последовательностей для проверки цифровых объектов. Оно может быть использовано для функционального контроля процессоров, контролеров, запоминающих устройств и других блоков и узлов ЗВМ при их производстве и техническом обслуживании.

Известно устройство для тестового контроля цифровых узлов цифровой вычислительной машины (ЦВИ), содержащее блок памяти, блок ввода, регистр тестов, регистр управления, дешифраторы, переключатели, блок опорного напряжения, схемы сравнения, l5 формирователи и индикаторы $13.

Недостатком такого устройства является невысокое быстродействие.

Наиболее близким по технической 2() сущности и достигаемому результату к предлагаемому является цифровой тестер, содержащий блок ввода, блок вывода, блок памяти, регистры, узел управления и генератор импульсов 12 . gg

Недостатком этого устройства является низкое быстродействие.

Цель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство формирования цифровых последовательностей, содержащее выходной регистр, выходы которого являются выходами устройства, блок памяти, счетчик, тактовый генератор и блок ввода„ выходы которого соединены с первым информационным входом выходного регистра с информационным входом счетчика, информационным входом блока памяти и входом эа- 40 пуска тактового генератора, выход которого соединен с тактовым, входом счетчика и выходного регистра, введены блок сумматоров по модулю два, . .блок анализа переносов, шифратор адреса, блок сравнения и управляющий регистр, причем выход блока сумматоров по модулю два соединен со вторым информационным входом выходного регистра, первый вход блока сумматоров по модулю два связан с выходом . выходного регистра, второй вход блока сумматоров по модулю два — с выходом блока памяти, входы управляющего регистра подключены к выходам блока ввода, выходы уйравляющего регистра соединены с первой группой входов блока сравнения, выходы счетчика соединены с входами блока анализа перено-. сов, выходы которого соединеща с входами шифратора адреса, выходы которо 60

ro - с адресными входами блока памяти и второй группой входов блока сравнения, выход блока аравненил связан с входом блс>ка ввода и переым входом останова тактового генератора, вто- 65 рой вход останова которого связан с входом-останова устройства.

Блок анализа переносов содержит И элементов НЕ и П элементов И-НЕ, выход каждого иэ которых является выходом < -го разряда блока, причем входы i -ro элемента И-НЕ соединены с выходами 1 -ro и всех предыдущих разрядов счетчика, а один дополнительный вход каждого элема.нта И-НЕ, кроме последнего, соединен через элемент НЕ с входом блока.

На фиг.1 приведена структурная схема предлагаемого устройства, на фиг.2 — принципиальная схема блока анализа переносов.

Устройство содержит (фиг. 1) выходной регистр 1, выход 2 устройства, блок 3 сумматоров по модулю два, блок 4 памяти, счетчик 5, блок б анализа переносов, шифратор 7 адреса, управляющий регистр 8, блок 9 сравнения, тактовый генератор 10, блок 11 ввода, вход 12 внешнего останова генератора 10

На фиг.2 приведен пример построения блока б анализа переносов, для, случая, когда используется четырехразрядный счетчик 5.

Блок 6 анализа переносов содержит, элементы И-НЕ 13-16, элементы НЕ 17-19..

Блок 11 ввода в простейшем варианте содержит набор переключателей, связанных со входами регистров 1,8 блока

4 памяти, счетчика 5 и генератора 10, с помощью которых обеспечивается ручной ввод исходных данных. В других вариантах построения этот блок может содержать устройства считывания данных с машинных носителей или ЗУ.

Устройство работает следующим образом.

От блока 11 ввода в выходной регистр 1 вводится начальное состояние, в блок 4 памяти - константы, определяющие конкретные разряды регистра 1, на которых организуется счет для данного объекта контроля, в управляющий регистр 8 — информация, указывающая число этих разрядов,(а следовательно, и длину формируемой последовательности), в счетчик 5 — исходное состояние нуль. Ввод данных заканчивается запуском тактового генератора 10, после чего в заданных разрядах регистра

1 начинает вырабатываться последовательность двоичных чисел, причем с приходом каждого тактового импульса от генератора 10 образуется новое число, Сам процесс счета на заданных разрядах регистра 1 представляет собой последовательность операций суммирования по модулю два (в блоке 3) текущего состояния регистра 1 с константами, выбираемыми из блока 4 памяти.

103404.0

Известно, что образование очеред-. ного числа в двоичном счетчике, на единицу. большего чем предыдущее, можно представить как инвертирование всех младших разрядов исходного числа до первого разряда, содержащего нуль, включительно, с сохранением прежнего значения всех последующих разрядов.

Поэтому, если определен первый разряд, содержащий нуль, очередное число можно получить поразрядным сло- 10 жением по модулю два содержимого счетчика с константой, у которой во всех младших разрядах содержатся единицы, а во всех остальных - нули.

Поскольку при таком способе счета 35 для получения нового числа не требуется межразрядного распространения единицы переноса и используются только параллельные поразрядные операции, расположение любого из разрядов счетчика в регистре 1 может быть произвольным и задается только расположением единиц в константах хранимых в блоке 4.

Определение требуемой в каждом так- 25 те счета константы обеспечивается с помощью счетчика 5, блока б анализа переносов и шифратора 7. адреса. Счетчик 5 является моделью для счетчиков, организуемых в регистре 1, на которой определяется номер разряда, в котором должен заканчиваться пере« нос при прибавлении единицы в очеред- ном такте, а следовательно, и требуемая в этом такте константа.

Блок б анализа переносов анализирует текущее состояние счетчика 5 и определяет в нем первый (считая от самого младшего разряда) разряд, содержащий нуль. В схеме блока б (фиг.2) нулю в младшем (нулевом)раз- 40 . ряде соответствуют все единицы на выходах элементов И-HE 13-16, нулю в первом, втором или третьем разрядахнуль на выходе соответственно одного из элементов И-НЕ 13,14 или 15, всем 45 единицам в счетчике соответствует нуль на выходе И-НЕ 1б.

Шифратор 7 адреса преобразует состояние выходов блока б в неизбыточI ный двоичный код. На выходах шифрато- 50 ра 7 образуется представленный в этом коде номер первого разряда счетчика .

5, содержащего нуль.

Этот номер. поступает в блок 4 памяти в качестве адреса константы,. используемой. для получения нового состояния счетчика, организуемого на заданных разрядах выходного регистра

1. Блок 4 производит чтение константы, которая. затем. суммируется по модулю два с текущим состоянием регистра 1. По переднему фронту тактового импульса от генератора 10.резуль-, тат суммирования записывается в регистр 1. По заднему фронту того же импульса содержимое счетчика 5 увели- чивается на единицу, подготазливая тем самым начало нового такта форми.рования последовательности. управляющий регистр 8 вместе с блоком 9 сравнения позволяют задавать разрядность счетчиков, организуемых в регистре 1. Для этого перед началом работы в регисгр 8 засылается число,, указывающее максимальный адрес константы в блоке 4, которое блок 9 сравнивает в каждом такте с адресом на выходе шифратора 7 ° При обнаружении равенства, что соответствует переносу из указанного регистром 8 разряда счетчика 5, сигнал с выхода. блока 9 останавливает тактовый генератор 10 и формирование последовательности заканчивается.

Предложенное устройство позволяет формировать не только рассмотренные последовательности возрастающих на единицу двоичных чисел. Если исходное состояние разрядов регистра 1, на которых организуется счетчик, равно всем единицам, то на этих. разрядах с использованием тех же самых констант генерируется последовательность чисел, убывающих на единицу.

Если вместо указанных ранее констант используются 0001,0010;0100,1000, то на выбранных разрядах регистра 1 организуется счетчик Грея. Наконец, на разных разрядах регистра 1 можно образовать несколько параллельно работающих счетчиков, причем возможно сочетание счетчиков суммирующих, вычитающих и счетчиков Грея.

Составитель N. Кудряшев

Редактор Е. Лушникова Техред Т.Маточка Корректор А. Ильин

Эакаэ 5627/52 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий.

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4