Умножитель частоты

 

1. УМНОЖИТЕЛЬ ЧАСТОТЫ содержащий блок управления, вход которого соединен с входом устройства, генератор опорной частоты, выход которого подключен к счетному входу первого счетчика импульсов и первому входу делителя частоты, второй вход которого соединен с первым выходом блока управления, а Ш1псод - со счетным входом второго счетчика импульсов , установочный вход которого подключен к выходу Сброс блока управления , регистр, информационные входы которого соединены с соответствующими информационными выходами второго счетчика импульсов, блок элементов И, группа первых входов которого подключена к информационным выходам регистра , а выходы - к информационн1Ф1 входам первого счетчика импульсов, выход которого подключен к выходу умножителя частоты и к управляющему входу блока элементов И, представляющему собой объединенные вторые входы элементов И, отличающийся тем, что, с целью повышения точности умножения путем исключения пульсахщй выходного сигнала, в него введены первый и второй дешифраторы, входы которых соединены с соответствующими информационными выходами второго (Л счетчика импульсов, первого дешифратора подключен к первому входу блока памяти, выход второго дешифратора подключен к второму входу блока памяти, третий вход которого соединен с выходом Сброс блока управления , четвертый вход блежа памяти соединен с выходом Перепись блока уп:о сд равления, причем выход блоке памяти подключен к управляющему входу регистра ..

4 А

СОЮЗ СОВЕТСНИХ

1tlN

РЕСПУБЛИК

0Ю (11) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OfHPbfTMA

ОПИСАНИЕ ИЗОБРЕТЕНИЯ н aBTOpCHOMV СЕИДатВЪСтВМ (21) 3647439 /24-21 (22) 24. 06. 83 (46) 15. 01. 85. Бюл. У 2 (72) В.Н.Попов, Л.К.Костина и В.А.Артюхин (71) Пензенский политехническии институт .(53) 621.374.4(088.8) (56) 1. Авторское свидетельство СССР

В 357668, кл. Н 03 К 5/01, 1971.

2. Авторское свидетельство СССР

У 907781 ° кл. Н 03 К 5/00, 1979 (прототип). (54) (57) 1. УИНОЖИТЕЛЬ ЧАСТОТЫ, содержащий блок управления, вход которого соединен с входом устройства, генератор опорной частоты, выход которого подключен к счетному входу первого счетчика импульсов и первому входу делителя частоты, второй вход которого соединен с первым выходом блока управления, а выход — со счетным входом второго счетчика импульсов, установочный вход которого подключен к выходу "Сброс" блока управления, регистр, информационные входы которого соединены с соответствующнми информационными выходамн второго счетчика импульсов, блок элементов И, группа первых входов которого подключена к информационным выходам регистра, а выходы — к информационным входам первого счетчика импульсов, выход которого подключен к выходу умножителя частоты и к управляющему входу блока элементов И, представляющему собой объединенные вторые входы элементов И, отличающийся тем, что, с целью повышения точности умножения путем исключения пульсаций выходного сигнала, в него введены первый и второй дешифраторы, входы которых соединены с соответствующими Я информационными выходами второго счетчика импульсов, выход первого дешнфратора подключен к первому входу блока памяти, выход второго де нифратора подключен к второму входу бло- ка памяти, третий вход которого соеди- » нен с выходом "Сброс" блока управления, четвертый вход блока памяти соединен с выходом "Перепись" блока управления, причем выход блоко памяти подключен к управляющему входу регистра,.

1135004 мяти j,2).

2. Умножитель по и. 1, о т л и— ч а ю шийся тем, что блок памяти .содержит элемент ИЛИ, триггер и . элемент И, причем счетный вход триг гера является первым входом блока памяти, первый и второй входы элемента ИЛИ вЂ” соответственно его вторым

Изобретение относится к измерительной технике и автоматике и может быть использовано для повышения быстродействия процесса преобразования частоты при работе с низкочастотными датчиками.

Известен умножитель частоты, содержащий делитель опорной частоты с коэффициентом деления, равным коэффициенту умножения, счетчик импульсов опорной частоты, входной и выходной формирователи, запоминающий регистр и блок управления, один из выходов которого подключен к нулевым входам всех разрядов делителя опорной частоты и запоминающего регистра, нулевой выход каждого разряда счетчика импульсов. соединен с первым входом первого блока элементов И, второй вход которого подключен к второму выходу блока управления, а выход— к единичному входу того же разряда запоминающего регистра, причем третий выход блока управления подключен к единичным входам всех разрядов счетчика импульсов, единичный выход каждого разряда запоминающего регистра соединен с входом второго блока элементов И, выход которого соединен с единичным входом того же разря-ЗО да счетчика импульсов опорной частоты, а второй выход — с выходной шиной выходного формирователя, вход которого подключен к выходу счетчика импульсов опорной частоты 1), 35

Недостатком устройства является низкая помехоустойчивость.

Наиболее близким к предлагаемому является умножитель частоты, содержащий генератор опорной частоты, де- 4g литель опорной частоты, счетчик импульсов, запоминающий ®ргистр, блок управления, счетчик импульсов опори третьим входами, установочный вход триггера соединен с выходом элемента ИЛИ, первый вход элемента И соединен с выходом триггера, второй вход является четвертым входом, а выход — входом блока памяти.

2 ной частоты, блок памяти с не менее чем тремя состояниями, блок элементов И и формирователь импульсов, причем генератор опорной частоты соединен с входами делителя частотьги счетчика импульсов опорной частоты, входы разрядов запоминающего регистра подключены к счетчику, счетный вход которого соединен с выходом делителя частоты, входы разрядов счетчика импульсов опорной частоты под,ключены через формирователь импульсов к выходам запоминающего регистра, а вход управления записью счетчика импульсов опорной час"оты соединен с его выходом, вход управления записью запоминающего регистра и входы установки в исходное состояние счетчика и делителя частоты подключены к выходам блока управления,. вход которого соединен с входом умножителя частоты, к которому подключен вход блока памяти, другой вход которого соединен с выходом счетчика, выход умножителя частоты, к которому подключен вход блока памяти, другой вход которого соединен с выходом блока элементов И, первая группа входов которого подключена к выходу счетчика импульсов опорной частоты, а вторая — к выходу устройства памяти с тремя состояниями, счетный вход триггера через блок элементов И соединен с входом блока памяти и с одним из выходов триггера, второй выход которого является выходом блока памяти, счетный вход триг.гера блока памяти подключен к выходу другого триггера блока памяти, а выходы установки в нулевое состояние триггеров блока памяти соединены с входом блока па1 135004

Данный умножитель частоты. невоз можно использовать при построении информационно-измерительных систем в случаях действия помех на входе либо в случаях, когда исследуемые процессы характеризуются высокой динамичностью. При этих условиях наблкдается пульсирующий выходной сигнал, т.е. паузы (которые могут быть достаточно большими) чередуются с 10 пачками импульсов, генерируемых умножителем, что значительно затруд— няет реализацию операции кодирования и, следовательно, получения информации о ходе процесса. Таким обра- 15 зом, недостатком данного умножителя является низкая точность умножения, обусловленная пульсирующим характером выходного сигнала как в случае наложения на контролируемую последо- 20 вательность шумового сигнала, так и в случае контроля быстро протекающих процессов.

Цель изобретения — повышение точности умножения путем исключения 25 пульсаций выходного сигнала °

Поставленная цель достигается тем, что в умножитель частоты, содержащий блок управления, вход которого соединен с входом устройства, генератор опорной частоты, выход которого подключен к счетному входу первого счетчика импульсов и первому входу делителя частоты, второй вход которого соединен с первым выходом блока управления, а выход — со счетным входом второго счетчика импульсов, установочный вход которого подключен к

;выходу "Сброс" блока управления, регистр, информационные входы которого соединены с соответствующими информационными выходами второго счетчика импульсов, блок элементов И, группа первых входов которого подключена к инфоРмационным выходам Регистра,4 а выходы — к информационным входам первого счетчика импульсов, выход которого подключен к выходу умножителя частоты и к управляющему входу блока элементов И, представляющему собой объединенные вторые входы элементов И, введены первый и второй дешифраторы, входы которых соединены с соответствующими информационными выходами второго счетчика импульсов, выход первого дешифратора подключен к первому входу блока памяти, выход второго дешнфратора подключен к второму входу блока памяти, третий вход которого соединен с выходом "Сброс" блока управления, четвертый вход блока памяти соединен с выходом "IIepeзапись" блока управления, причем выход блока памяти подключен к управляющему входу регистра.

При этом блок памяти содержит элемент ИЛИ, триггер и элемент И, причем счетный вход триггера является первым входом блока памяти, первый. и второй входы элемента ИЛИ вЂ” соответственно его вторым и третьим входами, установочный вход триггера соединен с выходом элемента ИЛИ, первый вход элемента И соединен с выходом триггера, второй вход является четвертым входом, а выход — выходом блока памяти.

На чертеже представлена структурная схема предлагаемого умножителя частоты, Умножитель частоты содержит блок

1 управления, первый счетчик 2 импульсов, делитель 3 частоты, генератор, 4 опорной частоты, регистр 5, первый дешифратор 6, второй дешифратор 7, блок 8 элементов И, блок 9 па- . мяти, второй счетчик 10 импульсов.

Вход блока 1 управления соединен с входом умножителя частоты, генератор

4 соединен с первым входом делителя

3 и счетным входом счетчика 2, второй вход делителя 3 соединен с блоком 1 управления, счетный вход второго счетчика 10 соединен с выходом делителя 3, установочный вход которого подключен одновременно к выходу

"Сброс" блока 1 управления. Информационные входы регистра 5 соединены с информационными входами второго счетчика 10, входы блока 8 элементов И подключены к информационным выходам регистра 5, а выходы — к информационным входам первого счетчика

j2» выход которого подключен к выходу устройства и к управляющему входу блока 8 элементов И. Входы первого и второго дешифраторов 6 и 7 соединены с соответствующими информационными выходами второго счетчика 10, выход первого дешифратора подключен к первому входу блока 9 памяти, второго — к второму его входу, третий вход блока 9 соединен с выходом

"Сброс", четвертый вход — с выходом

"Перезапись" блока 1, выход блока 9

1135004 подключен к управляющему входу регистра 5.

Блок 9 памяти содержит элемент

ИЛИ 11 триггер 12, элемент И 13, причем первый вход элемента ИЛИ 11 подключен к второму входу блока 9 памяти--,,второй вход элемента ИЛИ 11 соединен с третьим входом блока 9 памяти, счетный вход триггера.12 подключен к первому входу блока 9 па- 10 мяти, установочный вход триггера 12 соединен с выходом элемента ИЛИ 11, первый вход элемента И 13 соединен с выходом триггера 12, второй вход элемента И 13 подключен к четверто- 15 му входу блока 9 памяти, выход элемента И 13 соединен с выходом блока

9 памяти.

Умножитель частоты работает сле- 20 дующим образом.

На вход блока 1 управления поступают импульсы умножаЬмой частоты, при этом на выходах блока управления формируются управляющие импульсы125 обеспечивающие синхронизацию работы устройства. Первым импульсом обеспечивается перепись содержимого счетчика 10 в регистр 5. Данный импульс, формируемый на выходе "Перепись" бло-ЗО ка 1 управления, поступает на блок 9 памяти, где проходит через открытый элемент И 13 и поступает на управляющий вход регистра 5. Содержимое счетчика, определяемое выражением где f4 - частота следования импульсов опорного генератора; 4@

И вЂ” коэффициент деления делителя 3 частоты, переписывается в регистр 5. На счетный вход счетчика 2 поступают импульсы опорной частоты Е с генератора 45 опорной частоты. Счетчик 2 суммирует поступающие импульсы. В момент переполнения на его выходе формируется импульс, который поступает на выход умножителя частоты, а также обеспечи-gO

;: вает перепись содержимого регистра 5 через блок 8 элементов И в счетчик 2 в дополнительном коде. Счетчик 2 вновь начинает суммировать импульсы с выхода генератора опорной частоты, и в момент переполнения счетчика вновь на его выходе формируется ймпульс.

С учетом того, что где индекс вверху соответствует "+" суммирующему счетчику и "-" вычитающему;

N„ — дополнительный код N он частота выходного сигнала записывается в виде

После формирования сигнала "Перепись" блок i управления с задержкой на период t ñ< Т„/И формирует сигналы "Сброс", обеспечивающий установку в нулевое состояние счетчика 10 и делителя 3. Кроме того, импульс сброса с выхода блока 1 управления поступает в блок 9 памяти, где проходит через элемент ИЛИ 11 и устанавливает в нулевое состояние триггер 12.

Затем импульсы опорной частоты с выхода делителя 3 частоты начинают поступать на вход счетчика i0, т.е. производится кодирование очередного периода Т„; входного сигнала. Формируемый в счетчике 10 код контролируется дешифраторами б и 7, причем дешифратор б настроен и выделяет код, соответствующий минимальному периоду Т ;„ входного сигнала, а дешифратор 7 — код, соответствующий максимальному периоду Тщ„ входного сиги с<к нала. Значения периодов Т,„ и Т определяют границы рабочего диапазона Э (D =.Т „„/Т,„ ) для данного умножителя.

При работе умножителя частоты с реальными входными сигналами возможны случаи, когда Т„. с Т,„и Т„,.>Т

В первом случае устройство работает следующим образом.

Код, формируемый в счетчике 10, не достигает к моменту окончания

Т„(Т„,-< T,.„) значения, контролируемого дешифратором 6, и на выходе дешифратора импульс не формируется.

Импульс же переписи, поступающий в блок 9 памяти, на выход элемента И 13 не проходит, так как элемент .И 13 закрыт сигналом нулевого уровня с выхода триггера 12. Таким образом, содержимое счетчика 10 в регистр не переписывается, и умножитель продолжает отрабатывать код предыдущего периода, т.е. пульсации не возникает.

1 135004

Составитель С. Клевцов

Редактор Л.Алексеенко Техред О.Неце . Корректор:Г.Огар

Заказ 10100/45 Тира;к 871 Подписное

ВНИИПИ Государственйого комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4

В случае, когда T,„<Ò„.ñ Т дешифратор 6 срабатывает и формйрует импульс, который устанавливает триггер 12 блока управления в единичное состояние. Триггер открывает элемент И 13. Импульс "Перепись" проходит в этом случае через открытый элемент И 13 и поступает на управляющий вход регистра 5, обеспечивая перепись содержимого счетчика в регистр.

Если Т„;> Т „„, то последователь1но срабатывают оба дешифратора 6 и 7, причем сигнал с первого устанавливает триггер 12 в единичное состояние, со второго — в нулевое.

Элемент И 13 закрыт.

Теперь импульс "Перепись" также не проходит через элемент И 13, и

5 содержимое регистра не изменяется.

Умножитель продолжает генерирование импульсов с частотой, соответствующей коду предыдущего периода.

Таким образом, предлагаемый умножитель частоты, в отличие от прототипа, генерирует выходную последова- тельность импульсов постоянно без пауз, что повышает его помехоустойчивость, так как кратковременные импульсные помехи не нарушают работу умножителя.