Устройство автоматической стабилизации мощности

 

(191 (11) СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИХ

4(5.1 Н 03 G 3 20

ОПИСАНИЕ ИЗОБРЕТЕНИ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3433514/24-09 (22) 04.05.82 (46) 23.01,85, Бюл. № 3 .(72) Г.Я.Вайнер, 10.В.Корчагин, Е. К. Лебедев, В Л.Мур авченко, В.А.Сметанников и И.С.Юнкес (53) 621.396.666(088.8) (56) 1,Патент Японии ¹ 54-29858, кл. Н 03 G 3/20, 1979.

2, Авторское свидетельство СССР № 462271, кл, Н 03 (3/20, 1975 (прототип). (54)(57) УСТРОЙСТВО АВТОМАТИЧЕСКОЙ

СТАБИЛИЗАЦИИ МОЩНОСТИ, содержащее последовательно соединенные регулируемый каскад, к управляющему входу которого подключен дискретный интегратор, и выходной усилитель мощности, к выходу которого подключены последовательно соединенные датчик выходной мощности и пороговый элемент, отличающееся тем, что, с целью повышения КПД при изменении импеданса нагрузки, между выходом порогового элемента и входом дискретного интегратора включен элемент ИЗМ-НЕ, выходной усилитель мощности выполнен с управляемым источником питания, между выходом выходного усилчтеля мощности и другим входом элемента И31И-НЕ включены последовательно соединенS ные датчик остаточного напряжения, второй вход которого подключен к выходу управляемого источника питания, и дополнительный пороговый Я элемент, между выходом которого и входом управления управляемого источника питания включен дополнительный дискретный интегратор.

1136306

Целью изобретения является повышение КПД усилителя мощности при измекении кмпеданса нагрузки.

Цель достигается тем, что в устройстве автоматической стабилизации мощности, содержащем последовательно соединенные регулируемый каскад, к

45 чен дискретный интегратор, и выход— ной усилитель мощности, к выходу которого подключены последовательно соединенные датчик выходной мощности и пороговый элемент, между выходом

50 порогового элемента и входом дискретного интегратора включен элемент

ИПИ-НЕ, выходной усилитель мощности выполнен с управляемым источником питания, между выходом выходного усилителя мощности и другим входом элемента ИЛИ-НЕ включены последовательно соединенные датчик остаточного напряжения, второй вход кото40

Изобретение относится к радиотехнике и может быть использовано в радиопередающих устройствах, Известно устройство автоматического регулирования усиления, содержащее соединенные в кольцо усилитель, выпрямитель, интегратор и сумма тор. Выходной сигнал усилителя подается на выпрямитель, выходной сигнал которого поступает на.интегра-!О тор и далее на схему сравнения, в которой образуется разность между эталонным напряжением и напряжением, поступающим с выхода интегратора.Это разностное напряжение подается на 15 вход усилителя, регулируя его коэффициент усиления ()) .

Однако это устройство обеспечивает постоянство выходного напряжения, поэтому при изменении импедан- 2О са нагрузки усилителя обратно пропорционально меняется и выходная мощность, Наиболее близким к изобретению по технической сущности является уст- 25 роиство автоматической стабилизации мощности, содержащее последовательно соединенные регулируемый каскад, к управляющему входу которого подключен дискретный интегратор, и выходной усилитель мощности, к выходу которого подключены последовательно соединенные датчик выходной мощности и пороговый элемент j2) .

Однако известное устройство облада ет низким КПД при изменении импеданса нагрузки, рого подключен к выходу управляемого источника питания, и дополнительный пороговый элемент, между выходом которого и входом управления управляемого источника питания включен дополнительный дискретный интегратор.

На чертеже представлена структурная электрическая схема предложенного устройства стабилизации мощности.

Устройство автоматической стабилизации мощности содержит регулируемый каскад I, выходной усилитель 2 мощности, датчик 3 выходной мощности, пороговый элемент 4, дискретный интегратор 5, управляемый источник

6 питания, датчик 7 остаточного напря жения, выполненный в виде датчика 8 высокочастотного напряжения,сумматора 9, дополнительный дискретный интегратор 10 и дополнительный пороговый элемент 11, элемент ИЛИ-НЕ 12, а также антенный согласующий блок 13 и антенну 14.

Устройство работает следующим об разом.

Пусть нагрузкой выходного усилителя 2 мощности является антенна

14, подключенная к выходу выходного усилителя 2 через антенный согласующий блок 13, Тогда высокочастотная энергия с выхода выходного усилителя 2 мощности по фидеру поступает в антенну 14 через антенный согласующий блок 13, Выходная мощность Р выходного усилителя 2 мощности контролируется датчиком 3 выходной мощности и преобразуется в постоянное управляющее напряжение, которое .поступает на вход порогового элемента 4, Высокочастотное напряжение V с коллектора транзистора выходного усилителя 2 мощности поступает на датчик 8 высокочастотного напряжения,в котором оно детектируется и в соответствующей полярности поступает на вход сумматора 9, на второй вход которого с выхода управляемого источника 6 питания поступает напряжение коллекторного питания Е выходного усилителя 2 мощности.

Напряженке с выхода сумматора 9, пропорциональное разности между напряжением коллекторного питания и высокочастотным напряжением на коллекторе (Е-V ) и представляющее собой остаточное напряжение на коллекторе транзистора, поступает на вход дополнительного порогового элемента 11.

1 136306

50

ВИИИПИ Заказ 10301/44 Тираж 871 Поддксвое

Филнал IlllG "Петент" ° г.Уагород, уа.Проектная, 4.

В зависимости от изменения импедан.— са нагрузки Z режим выходного усиН лителя 2 мощности при неизменном напряжении питания усилителя мощности может меняться от недонапряженно(Е-V ) 1„„,, a Z„< >>os. до перенапряженного, когда (Е-\/ ) ро >! »р>(Т(Н оо!. соответственно остаточное напряжение на коллекторе и сопротивление нагрузки выходного усилителя 2 мощности в оптимальном режиме ).

Если . Zg c R !! oo, то (Е-V ) > I оот > а Рс Р при этом на выходе до— опт ° полнительного порогового элемента 11 появляется сигнал логического ну-. ля, который подается на дополнительный дискретныи интегратор 10 и на вход элемента HJIH-НЕ 12. По этому сигналу дополнительный дискретно интегратор 10 обеспечивает уменьшение напряжения коллекторного питания Е до значения, когда (E--V ) станет равным . Одновременно, на выходе оот порогового элемента 4 появляется 25 также сигнал логического нуля, который подается на второй вход элемента

ИЛИ-НЕ 12 ° Так как на обоих входах элемента HJI_#_-НЕ 12 появляются сигналы логического нуля, то на .его выходе появляется сигнал логической единицы. По эгому сигналу дискретный интегратор 5 обеспечивает увеличение напряжения возбуждения и пропорциональное увеличение тока и высокочастотного напряжения выходного усилителя 2 мощности, Если Zl, ъ F то (Е-V) < щ > а выходная мощность Р может быть как больше, так и меньше Р „,.

При Р > Роот на выходе порогового элемента 4 появляется сигнал логической единицы, однако, поскольку (Е-!/ ) !од,. > на выходе дополнительного порогового элемента

11 появляется также сигнал логиче45 ской единицы, поэтому на выходе элемента ИЛИ-..НЕ 12 — сигнал логйчекого нуля, по которому дискретный интегратор 5 обеспечивает уменьшение напряжения возбуждения и пропорциональное уменьшение тока и высокочастотного напряжения выходного усилителя 2 мощности. Одновременно сигнал логической единицы поступает с выхода дополнительного порогового элемента 11 на вход дополнительного дискретного интегратора 10, который обеспечивает увеличение напряжения управляемого источника 6 питания.

При Р (Р, на выходе порогового оп! элемента 4 появляется сигнал логического нуля, однако, поскольку (Е-Ч )с!о,, на выходе порогового элемента ll появляется сигнал логической единицы, поэтому на выходе элемента ИЛИ-НЕ 12 — сигнал логического нуля, по которому дискретный интегратор 5 обеспечивает уменьшение напряжения возбуждения, подаваемого на выходной усилитель 2 мощности, Следовательно, несмотря на то, что с выхода датчика 3 выходной мощности в первом случае поступает управляющее напряжение. соотьетствуюшее необходимости уменьшения напряжения возбуждения. а во втором — увеличения, в обоих случаях на дискретный интегратор 5 регулируемого каскада

1 поступает сигнал логического нуля, по которому он обеспечивает уменьшение напряжения возбуждения.

Такое уменьшение проигходит до тех пор, пока с выхода дополнительного порогового элемента 11 не появится сигнал логического нуля, т.е. когда разность (Е-\/ ) больше lапт .Т кой алгоритм необходим для того,чтобы предотвратить перегрузки усилителя мощности в процессе увеличения напряжения коллекторного питания E при Zq > Вч„г.

Таким образом, как IlpH Z>,(Кчопт ! так и при Z> > R„устройство обеспеЬ»пт чивает получение стабильной выходной мощности усилителя в оптимальном режиме, который характеризуется большим, по сравнени!о с недопряженным режимом, КПД, Предложенное устройство обеспечивает повышение КПД усилителя мощности более чем в 1,2 раза за счет введения управляемого источника питания и элементов, осуществляющих автоматически такую регулировку, при которой усилитель мощности при изменении импеданса нагрузки переходит в опти,мальный режим,