Устройство для приема и обработки избыточной информации

 

1. УСТРОЙСТВО ДЛЯ ПРИЕМА И ОБРАБОТКИ ИЗБЫТОЧНОЙ ИНФОРМАЦИИ , содержащее приемник, вход которого является входом устройства, выход приемника соединен с входами блокапамяти, порогового элемента и первым входом вычитателя , выход блока памяти соединен с первым входом блока управления выдачей информации, выходы и вторые входы которого соединены соответственно с первыми входами и первыми выходами блока регистров, выход порогового элемента соединен с первым входо.м декодера и вторым входом вычитателя , выход декодера соединен с вторым входом блока регистров, второй выход которого является выходом устройства, отличающееся тем, что, с целью упрощения устройства, в него введены элемент И, элемент ИЛИ, генератор линейно-изменяющегося напряжения, счетчик, элементы сравнения , ключи и блоки коррекции, выходы вычитателя соединены с соответствующими входами элемента И и первыми входами соответствующих элементов сравнения, выходы элементов сравнения соединены с первыми , входами соответствующих ключей и соответствующими входами элемента ИЛИ, выход которого соединен с входом счетчика, выход элемента И соединен с первым входом генератора линейно-изменяющегося напряжения , выход которого соединен с объединенными вторыми входами элементов сравнения , выход счетчика соединен с вторым входом генератора линейно-изменяющегося напряжения и объединенными вторыми входами ключей, выходы ключей соединены с первыми входами соответствующих блоков коррекции, выходы которых объединены и подключены к второму входу декодера, выход порогового элемента соединен с объединенными вторыми входами блоков коррек (Л ции. 2. Устройство по п. 1, отличающееся тем, что блок коррекции содержит элемент памяти , элемент НЕ, элемент ИЛИ, элемент задержки и ключи, выход элемента памяти соединен с объединенными первыми входами ключей, выход первого ключа через элемент НЕ и выход второго ключа непосредственно соединены соответственно с первым 4: и вторым входами элемента ИЛИ, выход коО торого через элемент задержки соединен с первым входом элемента памяти, объединенные вторые входы ключей, второй вход элемента пагмяти и выход элемента ИЛИ являются соответственно первым, вторым входами и выходом блока коррекции.

СОЮЗ СОНЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

4m G 08 С 19)28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕПЬСТВУ (21) 361 0579)24-24 (22) 27.06.8) (46) 15.02.85. Бюл. ¹ 6 (72) Ю. П. Зубков, В. И. Ключко, Ю. И. Николаев, В. Е. Петухов и Г. H. Устинов (53) 621.398 (088.8) (56) 1. Бородин Л. Ф. Введение в теорию помехоустойчивого кодирования, М.,сСОВ. радио», 1968, с. 270, рис. 3.03.

2. Авторское свидетельство СССР № 824263, кл. G 08 С 19/28, 1979 (прототип) . (54) (57) 1. УСТРОИСТВО ДЛЯ ПРИЕМА

И ОБРАБОТКИ ИЗБЫТОЧНОЛ ИНФОРMALIÈÈ, содержащее приемник, вход которого является входом устройства, выход приемника соединен с входами блока памяти, порогового элемента и первым входом вычитателя, выход блока памяти соединен с первым входом блока управления выдачей информации, выходы и вторые входы которого соединены соответственно с первыми входами и первыми выходами блока регистров, выход порогового элемента соединен с первым входом декодера и вторым входом вычитателя, выход декодера соединен с вторым входом блока регистров, второй выход которого является выходом устройства, отличающееся тем, что, с целью упрощения устройства, в него введены элемент И, элемент ИЛИ. генератор линейно-изменяющегося напряжения, счетчик, элементы сравнения, ключи и блоки коррекции, выходы вычитателя соединены с соответствующими

„„Я0„„1140141 А входами элемента И и первыми входами соответствующих элементов сравнения, выходы элементов сравнения соединены с первыми входами соответствующих ключей и соответствующими входами элемента ИЛИ, выход которого соединен с входом счетчика, выход элемента И соединен с первым входом генератора линейно-изменяющегося напряжения, выход которого соединен с объединенными вторыми входами элементов сравнения, выход счетчика соединен с вторым входом генератора линейно-изменяющегося напряжения и объединенными вторыми входами ключей, выходы ключей соединены с первыми входами соответствующих блоков коррекции, выходы которых объединены и подключены к второму входу декодера, выход порогового элемента соединен с объединенными вторыми входами блоков коррекции.

2. Устройство по п. 1, отличающееся тем, что блок коррекции содержит элемент памяти, элемент НЕ, элемент ИЛИ, элемент задержки и ключи, выход элемента памяти соединен с объединенными первыми входами ключей, выход первого ключа через элемент НЕ и выход второго ключа непосредственно соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого через элемент задержки соединен с первым входом элемента памяти, объединенные вторые входы ключей, второй вход элемента памяти и выход элемента ИЛИ являются соответственно первым, вторым входами и выходом блока коррекции.

1140141

Изобретение относится к области электросвязи и может быть использовано в приемных устройствах систем передачи телеметрической информации, использующих длинные и сверхдлинные помехоустойчивые коды.

Известно устройство для приема избыточной информации, содержащее приемник, пороговый блок и декодер (1).

Недостатком известного устройства является низкая помехоустойчивость, поскольку в нем не учитывается апостериорная информация об амплитуде символа аналогового сигнала на выходе приемника.

10

Указанная цель достигается тем, что в устройство для приема и обработки избыточной информации, содержащее приемник, вход которого является входом устройства, выход приемника соединен с входами блока памяти, порогового элемента и первым входом вычитателя, выход блока памяти соединен с первым входом блока управления выдачей информации, выходы и вторые входы которого соединены соответственно с первыми входами и первыми выходами блока

Наиболее близким по технической сущности к предлагаемому является устройство для:",пие;; а и обработки избыточной информации, содержащее приемник, вход которого является входом устройства, выход приемника соединен с входами первого блока памяти, первого порогового элемента и пер- 20 вым входом вычитателя, выход первого блока памяти соединен с первым входом блока управления выдачей информации, выходы и вторые входы которого соединены соответственно с первыми входами и первыми выходами первого блока регистров, выход первого порогового элемента соединен с входом второго блока регистров, первым входом декодера и вторым входом вычитателя, выход вычитателя соединен с входом второго блока памяти, выходы которого соединены с соответствующими первыми входами блока усилителей, первые выходы и второй вход которого соединены соответственно с входами и выходом второго порогового блока, вторые выходы блока усилителей соединены с соответствующими первыми входами блока сумматоров, вторые входы которого подключены к соответствующим выходам второго блока регистров, выходы блока сумматоров соединены через третий пороговый блок с соответствующими вторыми входами деко- 4р дера, выход которого соединен с вторым входом первого блока регистров, второй выход первого блока регистров является выходом устройства (2).

Недостатком этого устройства является сложность, обусловленная использованием 4 большого числа аналоговых элементов.

Цель изобретения — упрощение устройства. регистров, выход порогового элемента соединен с первым входом декодера и вторым входом вычитателя, выход декодера соединен с вторым входом блока регистров, второй выход которого является выходом устройства, введены элемент И, элемент ИЛИ, генератор линейно-изменяющегося напряжения, счетчик, элементы сравнения, ключи и блоки коррекции, выходы вычитателя соединены с соответствующими входами элемента И и первыми входами соответствующих элементов сравнения, выходы элементов сравнения соединены с первыми входами соответствующих ключей и соответствующими входами элемента ИЛИ, выход которого соединен с входом счетчика, выход элемента И соединен с первым входом генератора линейно-изменяющегося напряжения, выход которого соединен с объединенными вторыми входами элементов сравнения, выход счетчика соединен с вторым входом генератора линейно-изменяющегося напряжения и объединенными вторыми входами ключей, выходы ключей соединены с первыми входами соответствующих блоков коррекции, выходы которь:х объединены и подключены к второму входу декодера, выход порогового элемента соединен с объединенными вторыми входами блоков коррекции.

Кроме того, блок коррекции содержит элемент памяти, элемент НЕ, элемент ИЛИ, элемент задержки и ключи, выход элемента памяти соединен с объединенными первыми входами ключей, выход первого ключа через элемент HE и выход второго ключа непосредственно соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого через элемент задержки соединен с первым входом элемента памяти, объединенные вторые входы ключей, второй вход элемента памяти и выход элемента ИЛИ являются соответственно первым, вторым входами и выходом блока коррекции.

На чертеже представлена функциональная схема устройства.

Устройство для приема и обработки избыточной информации содержит приемник 1, пороговый элемент 2, декодер 3, блок 4 регистров, блок 5 памяти, блок 6 управления выдачей информации, вычитатель 7, блок 8 анализа, включающий элемент 9 И, генератор 10 линейно-изменяющегося напряжения, элементы 11 сравнения, элемент 12

ИЛИ, ключи 13 и счетчик 14, блоки 15 коррекции, каждый из которых включает элемент 16 памяти, элемент 17 задержки, ключи 18, 19, элемент 20 НЕ и элемент

21 ИЛИ.

Устройство работает следующим образом.

Приемник 1 принимает сигнал, подверженный воздействию помех. На выходе при1140141

25

45 емника 1 формируется аналоговый сигнал, представляющий собой составной сигнал с избыточностью длительностью Т = Тэ Н, где Тз — длительность элементарного сигнала, Н вЂ” длина комбинации избыточного кода. Этот составной сигнал запоминается в блоке 5 памяти и поступает на входы порогового элемента 2 и вычитателя 7. На выходе порогового элемента 2 формируется импульсный двоичный сигнал, соответствующий «1», если величина элементарного аналогового сигнала превышает пороговый уровень, в противном случае — «О». Полученная первая грубая оценка составного сигнала с избыточностью запоминается в элементе 16 памяти блока 15 коррекции и отождествляется с ближайшей разрешенной двоичной кодовой комбинацией в декодере 3. Разрешенная двоичная кодовая комбинация с выхода декодера 3 запоминается в блоке 4 регистров.

Одновременно с указанными преобразованиями в вычитателе 7 из величины аналогового сигнала с выхода приемника 1 вычитается величина двоичного сигнала (с выхода порогового элемента 2), образуя разностный сигнал. В блоке 8 анализа при поступлении разностных сигналов на выходе элемента 9 И формируется управляющий сигнал, запускающий генератор 10 линейноизменяющегося напряжения. Выходной сигнал генератора 10 подается на входы элементов 11 сравнения, которые срабатывают по мере увеличения амплитуды выходного сигнала генератора 10. Выходные сигналы элементов 11 сравнения подаются на входы ключей 13, элемента 12 ИЛИ и подсчитываются счетчиком 14. Как только на вход счетчика 14 поступает сигнал с порядковым номером, равным значности кода без единицы, на выходе счетчика 14 формируется сигнал, который открывает ключи 13, выдавая двоичный код на выход блока 8 анализа, и останавливает генератор 10 линейно-измеряющегося напряжения. После этого блок 8 анализа готов к обработке следующего сигнала. Двоичный код с выхода блока 8 анализа подается íà входа| блоков 15 коррекции, в которых в элементах 16 памяти хранится двоичный импульсный сигнал (первая грубая оценка) с выхода порогового элемента 2.

Если на управляющие входы ключей 18, 19 блоков 15 коррекции с соответствующих выходов блока 8 анализа подается единичный сигнал, то открывается ключ 19, выход которого непосредственно соединен с входом элемента 21 ИЛИ. Если на управляющие входы ключей 18, 19 подается нулевой сигнал, то открывается ключ 18, подключенный к входу элемента 21 ИЛИ через элемент

20 НЕ. Следовательно, при единичном входном управляющем сигнале выходной сигнал с элемента 16 памяти блока 15 коррекции проходит на выход блока 15 без изменения.

При нулевом сигнале он инвертируется. С выходов элементов 21 ИЛИ сигналы через элементы 17 задержки (время задержки определяется временем, необходимым для срабатывания декодера 3) подаются на входы начальной установки соответствующих элементов 16 памяти и на вход декодера 3.

Таким образом, в блоке 8 анализа формируется нулевой символ, позиция которого соответствует номеру двоичного символа комбинации первой грубой оценки, который является наименее достоверным. В блоке 15 коррекции осуществляется инверсия двоичного символа комбинации грубой оценки, который является наименее достоверным. В результате с выхода блока 15 коррекции на вход декодера 3 поступает вторая грубая оценка составного сигнала с избыточностью,в виде двоичной кодовой комбинации. В декодере 3 эта двоичная кодовая комбинация отождествляется с ближайшей выходной разрешенной кодовой комбинацией, которая запоминается в блоке 4 регистров памяти.

Первая и вторая разрешенные кодовые комбинации, определяемые соответственно первой и второй грубыми оценками составного сигнала с избыточностью, из блока 4 регистров памяти считываются (с регенерацией) в блок 6 управления выдачей информации. Сюда же из блока 5 буферной памяти поступает аналоговая оценка (точная) составного сигнала с избыточностью.

В блоке 6 производится вычисление степеней близости между аналоговой и дискретными оценками составного сигнала. Та из разрешенных двоичных комбинаций, для которой степень близости больше, по управляющему сигналу от блока 6 считывается из блока 4 регистров на выход устройства.

После считывания информации из блока 4 регистров все блоки устройства приводятся в исходное состояние и готовы к обработке следующего сигнала.

1140141

Редактор О. Колесникова

Заказ 45!39

Составитель М. Никуленков

Техред И. Верес Корректор О. Тигор

Тираж 506 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4