Линейный преобразователь импульсных сигналов по длительности

 

ЛИНЕЙНЫЙ ПРЕОБРАЗОВАТЕЛЬ ИМПУЛЬСНЫХ СИГНАЛОВ ПО ДЛИТЕЛЬНОСТИ, содержащий разрядный и зарядный источники тока, выходы которых соединены с первой обкладкой накопительного конденсатора, управляющий вход разрядного источника тока, величина которого больше зарядного тока, соединен с входной шиной, и дискриминатор, отличающийся тем, что, с целью повышения стабильности преобразования, в него введены цепь задержки и выходной RS-триггер, причем входная шина через элемент задержки соединена с входом установки выходного RS-триггера, а вторая обкладка накопительного конденсатора через дискриминатор соединена с входом сброса выходного RS-триггера . (Л 4: СО СО СО to f fSb/jf) Н

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

4(59 Н 03 К 5/01

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMV СВИДЕТЕЛЬСТВУ с I)

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3545925/24-21 (22) 26.01.83 (46) 07.04.85. Бюл. № 13 (72) Я. И. Бульбик (71) Красноярский политехнический институт (53) 621.374.33 (088.8) (56) 1. Авторское свидетельство СССР № 166757, кл. G 04 F ll/08, 1963.

2. Авторское свидетельство СССР № 206637, кл. Н 03 К 5/01, 1967 (прототип). (54) (57) ЛИНЕ1 1НЫ1 1 ПРЕОБРАЗОВАТЕЛЬ ИМПУЛЬСНЫХ СИГНАЛОВ ПО

ДЛИТЕЛЬНОСТИ, содержащий разрядный

ÄÄSUÄÄ 1149392 А и зарядный источники тока, выходы которых соединены с первой обкладкой накопительного конденсатора, управляющий вход разрядного источника тока, величина которого больше зарядного тока, соединен с входной шиной, и дискриминатор, отличаюи ийся тем, что, с целью повышения стабильности преобразования, в него введены цепь задержки и выходной RS-триггер, причем входная шина через элемент задержки соединена с входом установки выходного

RS-триггера, а вторая обкладка накопительного конденсатора через дискриминатор соединена с входом сброса выходного RS-триггера.

1149392

15 участке преобразования и шунтированием накопительного конденсатора входным сопро- 40 тивлением дискриминатора, Целью изобретения является повышение стабильности преобразования.

Изобретение относится к контрольно-измерительной технике и может быть использовано в качестве вторичного преобразователя для датчиков с широтно-импульсным выходом, а также в схемах прямого сравнения двух или многих временных интервалов малой длительности, представленных длительностями импульсов напряжения.

Известно устройство преобразования импульсных сигналов по длительности, содержащее накопительный элемент, дискриминатор и зарядно-разрядную цепь, переключаемую входным импульсом. В качестве накопительного элемента используется диффузионная емкость транзистора (1).

Недостатком этого устройства является принципиальная невозможность обеспечения широкого диапазона преобразования вследствие малого времени жизни неосновных носителей заряда в базе транзистора. Малый динамический диапазон преобразования, малый коэффициент преобразования и невысокая надежность обусловлены также нелинейностью процессов рекомбинации и их температурной нестабильностью.

Наиболее близким к изобретению по технической сущности является линейный преобразователь импульсных сигналов по длительности, содержащий разрядный и зарядный источники тока, выходы которых соединены с первой обкладкой накопительного конденсатора, управляющий вход разрядного источника тока, величина которого больше зарядного тока, соединен с входной шиной, и дискриминатор, вход которого соединен с первой обкладкой накопительного конденсатора, вторая обкладка накопительного конденсатора соединена с шиной нулевого потенциала (2).

Недостатком известного устройства является низкая стабильность преобразования, вызванная флуктуациями на начальном

Поставленная цель достигается тем, что в линейный преобразователь импульсных сигналов по длительности, содержащий разрядный и зарядный источники тока, выходы которых соединены с первой обкладкой накопительного конденсатора, управляющий вход разрядного источника тока, величина которого больше зарядного тока, соединен с входной шиной, и дискриминатор, введены цепь задержки и выходной RS-триггер, причем входная шина через элемент задержки соединена с входом установки выходного

RS-триггера, а вторая обкладка накопительного конденсатора через дискриминатор соединена с входом сброса выходного RS-триггера.

На чертеже показана электрическая схема предлагаемого преобразователя, совмещенная со структурной.

Линейный преобразователь импульсных сигналов по длительности содержит последовательно соединенные разрядный 1 и зарядный 2 источники тока, к точке соединения которых подключена одна обкладка накопительного конденсатора 3. Другая обкладка накопительного конденсатора 3 соединена с дискриминатором 4. Входная шина через цепь 5 задержки соединена с входом установки выходного RS-триггера 6, а выход дискриминитора 4 соединен с входом сброса выходного RS-триггера 6.

Разрядный источник 1 тока состоит из токостабилизирующего транзистора 7 с эмитерным резистором 8, соединенным с выходом одного типового Т ГЛ элемента И вЂ” НЕ 9, вход которого соединен с базой транзистора 7. Дискриминатор 4 состоит из входного диодного переключателя 10, управляющего транзистора 11, база которого соединена с анодом одного из диодов переключателя 10, а эмиттер транзистора 11 с входом другого

ТТЛ элемента И вЂ” НЕ 12, выполняющего функцию формирователя выходного сигнала дискриминатора. Цепь 5 задержки состоит из блокировочного конденсатора 13, соединенного потенциальной обкладкой с анодом диода 14 и зарядным резистором 15.

Параллельно соединенные диод 14 и резистор 15 образуют зарядно-разрядную цепь конденсатора 13.

Преобразователь работает следующим образом.

При подаче питающих напряжений +Еь — Е (напряжение +Е) является также питающим для четырех двухвходовых ТТЛ элементов И вЂ” НЕ) накопительный конденсатор

3 заряжается до напряжения — Е, при этом если вход преобразователя отключен от. источника импульсов или на входе преобразователя приложено напряжение, соответствующее логической единице, то токи разрядного и зарядного источников 1 и 2 практически отсутствуют. Потребление и мощность рассеяния преобразователя в этом режиме минимальны.

При поступлении на вход преобразователя импульсного сигнала длительностью

1и (вх) с уровнем напряжения, соответствующим логическому нулю, происходит включение по эмиттер-базовой цепи токостабилизи:рующего транзистора 7 разрядного источника 1 тока и уменьшение отрицательного потенциала точки соединения разрядного 1 и зарядного 2 источников тока. При понижении потенциала указанной точки до некоторого уровня токостабилизирующий транзистор 7 зарядного источника 2 тока входит в активную область, так что дальнейший разряд накопительного конденсатора 3 осуществляется разностным током разрядного 1 и зарядного 2 источников тока.

1149392

Составитель В.Мясников

Редактор О. Черниненко Техред И. Верес Корректор В. Синицкая

Заказ 1917 41 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, >К вЂ” 35, Раушская наб., д. 4/5

Филиал ППП сПатент», r. Ужгород, ул. Проектная, 4

Разрядный ток является большим в том смысле, что меньший зарядный ток имеет величину порядка одного процента от уровня разрядного тока. Одновременно с началом разряда накопительного конденсатора 3 происходит разряд блокирующего конденсатора 13 в цепи 5 задержки на источник входного импульса и переключение выходного RS-триггера 6 в состояние логической единицы по выходу преобразователя. После окончания действия входного импульса начинается переходной процесс отсечки тока разряда накопительного конденсатора 3 и по окончании этого процесса накопительный конденсатор 3 начинает заряжаться относительно малым током через зарядный токостабилизирующий источник 2 тока. Ток заряда накопительного конденсатора 3, протекая через входной диодный переключатель

10 дискриминатора 4, открывает управляющий транзистор 11 дискриминатора 4, обеспечивая на выходе дискриминатора 4 уровень напряжения логической единицы на время заряда накопительного конденсатора 3 до исходного уровня напряжения.

На время переходного процесса отсечки тока разряда накопительного конденсатора 3 на выходе дискриминатора 4 отсутствует уровень напряжения логической единицы, необходимый для надежного удержания выходного RS-триггера 6 в переключенном состоянии, поэтому на вход S указанного триггера 6 с выхода цепи задержки после окончания действия входного импульса продолжает поступать условный уровень напряжения логического нуля, иммитирующий последействие входного импульса на время большее, чем время упомянутого пе10 реходного процесса отсечки тока разряда.

Время окончания заряда накопительного конденсатора 3 фиксируется переходом выходного сигнала дискриминатора 4 с уровня напряжения логической единицы на уровень напряжения логического нуля, что приводит к переключению выходного RS-триггера 6 в исходное состояние и формированию заднего фронта выходного импульса длительностью 1и<вых>.

Таким образом, за счет введения задержки переключения выходного RS-триггера удается уменьшить влияния начального участка преобразования, а соединение дискриминатора с второй обкладкой накопительного конденсатора исключает его разряд через параллельное входное сопротивление дис25 криминатора, что в конечном итоге позволяет повысить стабильность преобразования.