Устройство для умножения двоичных чисел

 

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДВОИЧНЫХ ЧИСЕЛ, содержащее п трех входовых сумматоров, п элементов держки и п элементов И, причем пе вые входы элементов И соединены с входом множимого устройства, вт рой вход i-ro элемента И соединен с входом i-ro разряда множителя у ройства соответственно (где , 2, ..., п), а выходы элементов И соединены с первыми входами соотв ствующих трехвходовых сумматоров. Множимое ti Множитель вторые входы которых, кроме последнего трехвходового сумматора, соединены с выходами соответствующих элементов задержки, вход i-ro элемента задержки, кроме последнего, соединен с выходом суммы

СОЮЗ COBETCHHX

ОР,ВМП

РЕСПУБЛИН

4(51) G 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

МнвжиЮеПЬ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИЙ (21) 3670226/24-24 (22) 05.12.83 (46) 15.05.85. Бюл. N- 16 (72) А.И.Иванов (53) 681.325(088.8) (56) 1. Патент США N 3610907, кл. 235/164, опублик. 1976.

2. Патент США 4013879, кл. 235/164, опублик. 1977 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

ДВОИЧНЫХ ЧИСЕЛ, содержащее и трехвходовых сумматоров, и элементов задержки и и элементов И, причем первые входы элементов И соединены с входом множимого устройства, второй вход i-ro элемента И соединен с входом i-ro разряда множителя устройства соответственно (где i=1, 2, °, n), а выходы элементов И соединены с первыми входами соответствующих трехвходовых сумматоров, „„SU„„1156066 вторые входы которых, кроме последнего трехвходового сумматора, соединены с выходами соответствующих элементов задержки, вход i-го элемента задержки, кроме последнего, соединен с выходом суммы (i+1)-ro трехвходового сумматора, вход и-го элемента задержки соединен с выходом поразрядного переноса и-го трехвходового сумматора, выход суммы первого трехвходового сумматора соединен с выходом устройства, о т л и ч а ю щ е е— с я тем, что, с целью упрощения устройства, вход логического "0 устройства соединен с третьим входом первого трехвходового сумматора, выход поразрядного переноса. j-ro трехвходового. сумматора (где j--1, 2;...,и-1) соединен с третьим входом ()+1)-го трехвходового сумматора, выход и-го элемента задержки соединен с вторым входом n-ro трехвходового сумматора.

1156066

:Изобретение относится к вычислительной технике и может найти применение в цифровых вычислительных устройствах, автоматике, электроизмерительной технике, в частности при 5 умножении последовательного кода на г параллельный.

Известно устройство для умножения, содержащее одноразрядные двоичные сумматоры, элементы задержки, 10 элементы И, элементы задержки второй группы, включенные к выходу переноса соответствующего одноразрядного двоичного сумматора 1„1 ).

Недостатком устройства является значительные аппаратурные затраты на реализацию элементов задержки второй группы в цепи переносов двоичных сумматоров.

Наиболее близко по технической сущности к предлагаемому устройство . для умножения, содержащее трехвходовые двоичные сумматоры, элементы И, элементы задержки на один такт, включенные соответственно между вторыми

25 входами сумматоров и выходами последующих сумматоров, и элементы задержки поразрядного переноса, включенные. каждый между выходами переносов трехвходовых сумматоров и его же входами 2 ).

Однако и данное устройство характеризуется значительными аппаратурными затратами на его реализацию, что обусловлено наличием элементов 35 задержки поразрядного переноса, и, как следствие этого, уменьшенными надежностными параметрами.

Цель изобретения — упрощение устройства и повышение надежностных характеристик.

Поставленная цель достигается тем, что в устройстве, содержащем и трехвходовых сумматоров, и элементов задержки и и элементов И, причем первые входы элементов И соединены с входом множимого устройства, второй вход р-го элемента И соединен с входом i-го разряда множителя устройства соответственно (где i=1, 50

2, ..., и), а выходы элементов И соединены с первыми входами соответсгвующих трехвходовых сумматоров, вторые входы которых, кроме последнего трехвходового сумматора, соеди- 55 иены с выходами соответствующих элементов задержки, вход i-ro элемента задержки, кроме последнего, соединен

2 с выходом суммы (i+1)-го трехвходового сумматора, вход и-ro элемента задержки соединен с выходом поразрядного переноса и-го трехвходового сумматора, выход суммы первого трехвходового сумматора соединен с выходом устройства, вход логического"0" устройства соединен с третьим входом первого трехвходового сумматора, выход поразрядного переноса j-го трехвходового сумматора соединен с третьим входом (j+1)-го трехвходового сумматора (где j=1» 2,...,п-1), выход n-ro элемента задержки соединен с вторым входом n-ro трехвходового сумматора.

На чертеже приведена функциональная схема устройства для умножения двоичных чисел, представленных последовательным и п-разрядным параллельным кодами.

Предлагаемое устройство для умножения двоичных чисел содержит и трехвходовых сумматоров 1 (2; У ), и элементов И 2, и элементов 3 задержки (r,-r ) на один такт, включенных соответственно между вторыми входами трехвходовых сумматоров и выходами последующих сумматоров t» первые входы которых соединены с выходами соответствующих элементов И, выходы поразрядных переносов трехвходовых сумматоров 1 соответственно соедине- ны с третьими входами последующих трехвходовых сумматоров, причем третий вход первого трехвходового сумматора 1 соединен с входом логического "0" устройства, а выход поразрядного переноса и-го трехвходового сумматора соединен с входом и-го элемента задержки 3 на один такт.

Устройство для умножения двоичных чисел функционирует следующим образом.

В начале умножения все элементы 3 задержки находятся в нулевом состоянии.

Работу устройства рассмотрим на примере умножения двоичного кода

1101 (множимое, число. 13); поступающего в виде последовате ьного кода младшими разрядами вперед на параллельный двоичный код 1011 (множитель» число 11). Количество тактов для умножения равно сумме разрядов множимого и множителя» в данном случае равно 8-ми тактам.

066 4 нули, кроме восьмого такта. В вось13 1I мом такте на выходе появится 1

Таким образом, результат умножения будет равен коду 10001111 (числу 143) 11х13=143.

Количественно на реализацию данного устройства по сравнению с прототипом затрачивается примерно на

25Х меньше -оборудования. Это, в свою очередь, повышает надежностные характеристики устройства.

Кроме того, в предложенном устройстве задержки сигналов переноса сумматоров совмещены и выполняются на элементах 3 задержки, включенных между еумматорами 1.

При этом некоторое увеличение времени распространения переноса существенно не отражается на динамические параметры устройства, так как длительность тактовых сдвигающих импульсов обычно много больше времени распространения сигнала переноса.

3 1156

Первый такт. "1" множимого через элементы И 2 запомнится в г,, элементов 3, на выходе устройства появится "1" — младший разряд произведения. 5

Второй такт. Разряд множимого равен "0", информация продвигается на один разряд вправо. В г единица, на выходе устройства появится "1"— второй разряд произведения. 10

Третий такт. Разряд множимого равен "1". На выходе X нулевой результат. г О, перенос 2 появится "1" и запишется через в r,,r„=1, гз=1, 1

r 0. На выходе появится 1".

Четвертый такт. Разряд множимого равен "1". В трех сумматорах 2, Хз и сработают переносы. 1" запишется в r . r =0, r<=0, r„=0. На выходе будет "1".

В тактах пять, шесть, семь, восемь будет последовательное продвижение "1". На выходе устройства будут

Заказ 3147/46 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий

113035, Москва, Ж-35, Раушская наб, д. 4/5

Филиал ППП "Патент", r.Óærîðîä, ул.Проектная, 4

Составитель Е.Захарченко

Редактор М.Келемеш Техред М..Надь Корректор А Обручар