Устройство коррекции ошибок с контролем

 

УСТРОЙСТВО КОРРЕКЦИИ ОШИБОК С КОНТРОЛЕМ,, содержащее регистр контрольных разрядов, регистр данных, шифратор, формирователь четности, схему сравнения, первый сумматор по модулю два, накопитель, дешифратор, причем первый информационный вход регистра данных является информационным входом устройства , а выход является информационHbw выходом устройства и соединен с входами шифратора, формирователя четности и первым входом накопителя, выход которого соединен с вторым и первым информационными входами регистра данных и первым информационным входом регистра контрольных разрядов, выход которого соединен с первьм входом схемы сравнения, вторые входы которой соединены с выходом шифратора и вторым входом наквтителя, первьк) и второй входы первого сумматора по модулю два соединены соответственно с выходами регистра контрольных разрядов и формирователя четности, выход дешифратора соединен с вторым информационным входом регистра контрольных разрядов и третьим информационHbw входом регистра данных, отличающееся тем, что, с целью повышения эффективности контроля , устройство дополнительно содержит регистр синдромов, второй сумматор по модулю два, коммутатор и триггер ошибки, причем синхровход регистра синдромов является синхро§ входом устройства, а первый и второй информационные входы соединены соответственно с выходами схемы сравнения и первого сумматора по модулю два, подключенными также к группе информационных входов коммутатора, . управляющий вход которого соединен с выходом разряда одиночной ошибки регистра синдромов, а информа ционный вход - с выходом второго Од сумматора по модулю два, входы коо торого соединены с группой выходов регистра синдромов, соединенной О) также с входами дешифратора, выход коммутатора соединен с информационным входом триггера ошибки, синхровход которого соединен с входом Готовность данных устройства, выход триггера ошибки является выходом ошибки устройства.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1156076 А

1 511 G 06 F 11/08

ОПИСАНИЕ ИЗОБРЕТЕНИ1

H ASTOPCHO5¹V СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И 01 НРЫТИЙ (21) 3564665/24-24 (22) 05.03.83 (46) 15.05.85. Бюл. Ф 18 (72) Л.Е. Минасянц, М.К. Туманян и П.О. Угуджян (53) 681.3(088.8) (56) "Электроника", 1980, Ф с. 79-86.

Авторское свидетельство СССР

Ф 951407, кл. С 11 С 29/00, 1980. (54) (57) УСТРОЙСТВО КОРРЕКЦИИ

ОШИБОК С КОНТРОЛЕМ, содержащее регистр контрольных разрядов, регистр данных, шифратор, формирователь четности, схему сравнения, первый. сумматор по модулю два, накопитель, дешифратор, причем первый информационный вход регистра данных является информационным входом устройства, а выход является информационным выходом устройства и соединен с входами шифратора, формирователя четности и первым входои накопителя, выход которогo соединен с вторым и первым информационными входами регистра данных и первым информационным входом регистра контрольных разрядов, выход которого соединен с первым входом схемы сравнения, вторые входы которой соединены с выходом шифратора и вторым входом накопителя, первьй и второй входы первого сумматора по иодулю два соединены соответственно с выходами регистра контрольных разрядов и формирователя четности, выход дешифратора соединен с вторым информационным входом регистра контрольных разрядов и третьим информационным входом регистра данных, о т л и ч а ю щ е е с я тем, что, с целью повышения эффективности контроля, устройство дополнительно содержит регистр синдромов, второй сумматор по модулю два, коммутатор и триггер ошибки, причем синхровход регистра синдромов является синхровходом устройства, а первый и вто- Е

Ф рой информационные входы соединены соответственно с выходами схемы сравнения и первого сумматора по модулю два, подключенными также к группе информационных входов коммутатора, Я . управляющий вход которого соединен с выходом разряда "одиночной ошибки регистра синдромов, а информаII

IeeeL ционный вход — с выходом второго сумматора по модулю два, входы ко- © торого соединены с группой выхо- Ю дов регистра синдромов, соединенной также с входами дешифратора, выход коммутатора соединен с информационным входом триггера ошибки, синхровход которого соединен с входом

It и

Готовность данных устройства, выход триггера ошибки является выкодом ошибки устройства.

11 56076 2

Синдромы S; и S по сигналу "Прием" поступают в регистр 8 синдромов

8, где анализируются.

При S = О, S. Ф О имеет место четная ошибка, при S = О, S — О ошибки нет, а при S = 1 имеет место одиночная ошибка.

Контрольная сумма на выходе второго сумматора 10 по модулю два

1Q независимо от вида ошибки при правильной работе тракта 3, 4, 6, 7, 8 имеет следующий вид

Изобретение относится к автоматике и вычислительной технике и может быть применено при разработке запоминающих устройств ЦВИ и систем обработки и хранения информации.

Цель изобретения — повышение эффективности контроля.

На чертеже представлена блок-схе ма устройства.

Устройство содержит регистр 1 контрольных разрядов, регистр 2 дан ных, шифратор 3, формирователь 4 четности,,накопитель 5, схему 6 сравнения, первый сумматор 7 по модулю два, регистр 8 синдромов, дешифра- 15 тор 9, второй сумматор 10 пс; модулю два, коммутатор 11, триггер 12 ошибКие

Устройство работает следующим 20 образом. . В режиме записи информация поступает на первый вход регистра 2 данных; На выходе шифратора 3 формиру-, ются контрольные разряды С-биты 25 (Со, С 1,..., С. ), которые вместе с данными записываются в накопитель 5.

В режиме чтения данные из накопителя 5 поступают на регистр 2 данных, а контрольные разряды (С-биты) — на регистр 1 контрольных разрядов. На выходе шифратора 3 формируются новые контрольные разряды (С-биты), а на выходе формирователя 4 четности — биты четности З5 каждого байта данных (Р, Р„,...).

Нрочитанные С-биты и вновь сформированные С-биты на схеме 6 сравнения сравмиваются и на выходе схемы формируются синдромы ошибки S --биты

l (8; = С,9С, ) . На первом сумматоре по модулю два 7 формируется синдром . S =. С,+ C, + ° .. .+ С О+ P, + P, + ...

S + 8 + S. ++i. ° ° n+Б, = 0

Нри одиночной ошибке (S=1) возбуждается дешифратор 9 и на одном из

его выходов возникает сигнал коррекции неисправного разряда: информационного или контрольного. При правильной работе корректирующей цепи на выходах схем 6 и 7 должен быть нулевой код после, проведения коррекции в регистрах 1 и 2.

Результаты контроля со схем 6, 7 и 1О и сигнал,с выхода регистра

8 синдромов поступают в коммутатор

11 соответственно на информационные и управляющий входы, сигнал с выхода которого по синхросигналу

"Готовность данных" принимается на триггер 12. Наличие сигнала ошибки на выходе триггера 12 и сумматора

10 по модулю два означает неисправность в тракте 3, 4, 6, 7 и 8. Наличие же сигнала ошибки только на выходе триггера 12 указывает на неисправность в цепи дешифратора 9 или корректирующих входов регистров

1и2.

Таким образом, предлагаемое устройство осуществляет как контроль аппаратуры коррекции, так и локализа цию неисправностей.

1! 56076

Составитель Е.Саркисян

Редактор М.Келемеш Техред С.йовжий Корректор М.Максимишинец, Заказ 3147/46 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР но делам изобретений и открытий

f33035, Москва, Ж-35, Раушская наб, д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4