Частотный модулятор

 

ЧАСТОТНЫЙ МОДУЛЯТОР, содержащий формирователь квазисинусоидального сигнала, первый выход которого является выходом частотного модулятора, и последовательно соединенные задающий генератор и формирователь характеристических частот, второй вход которого является информационным входом частотного модулятора, отличающийся тем, что, с целью его, упрощения путем исключения делителя частоты, сумматора по модулю два, регистра сдвига и дещифратора, в него введены двоичный счетчик, два коммутатора и реверсивный счетчик, выходы которого подключены к сигнальным входам формирователя квазисинусоидального сигнала, второй выход которого подключен к входу двоичного счетчика, выходы которого соединены с управляющими входами первого коммутатора , выходы которого подключены к. входам реверсивного счетчика, и с управляющим входом второго коммутатора, выход которого подключен к управляющему входу формирователя квазисинусои-дального сигнала , разрещающий вход которого является § разрещающим входом частотного модулятора , опорными входами которого явля (Л ются сигнальные входы второго коммутатора , при этом выход формирователя характеристических частот подключен к сигнальному входу первого коммутатора.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР (21) 3694902/24-09 (22) 27.01.84 (46) 07.06.85. Бюл. № 21 (72) Л. А. Акул ьши на, В. А. Алейников, Б. Г. Амелин и В. Н. Веприк (71) Новосибирский электротехнический институт (53) 621.394.61 (088.8) (56) 1. Авторское свидетельство СССР № 1012454, кл. Н 04 1. 27/20, 1981.

2. Авторское свидетельство СССР № 995363, кл. Н 04 L 27/10, 1981 (прототип). (54) (57) ЧАСТОТНЫЛ МОДУЛЯТОР, содержащий формирователь квазиси нусоидального сигнала, первый выход которого является выходом частотного модулятора, и последовательно соединенные задающий генератор и формирователь характеристических частот, второй вход которого является информационным входом частотного модулятора, отличающийся тем, что, с це-„„SU„„1160589

4(59 Н 04 L 27 12 лью его упрощения путем исключения делителя частоты, сумматора по модулю два, регистра сдвига и дешифратора, в него введены двоичный счетчик, два коммутатора и реверсивный счетчик, выходы которого подключены к сигнальным входам формирователя квазисинусоидального сигнала, второй выход которого подключен к входу двоичного счетчика, выходы которого соединены с управляющими входами первого коммутатора, выходы которого подключены к входам реверсивного счетчика, и с управляющим входом второго коммутатора, выход которого подключен к управляющему входу формирователя квазисинусоидального сигнала, разрешающий вход которого является разрешающим входом частотного модулятора, опорными входами которого являются сигнальные входы второго коммутатора, при этом выход формирователя характеристических частот подключен к сигнальному входу первого коммутатора.

1160589

ИЗобретение относится к технике передачи данных и может использоваться для передачи цифровой информации в системах автоматики и телемеханики.

Известен частотный модулятор, содержащий последовательно соединенные опорный генератор, делитель частоты и формирователь тактовых импульсов, формирователь сигнала начальной установки, два формирователя адресных сигналов, выходы которых соединены с входами коммутаторов, три преобразователя кодов, выходы которых подключены к постоянному запоминающему блоку (1).

Однако известный частотный модулятор очень сложен и ненадежен. ,Наиболее близким по технической сущности и достигаемому результату к предлагаемому является частотный модулятор, содержащий формирователь квазисинусоидального сигнала, первый выход которого является выходом частотного модулятора, и последовательно соединенные задающий генератор и формирователь характеристических частот, второй вход которого является информационным входом частотного модулятора (2).

Однако этот частотный модулятор сложен.

Цель изобретения — упрощение путем исключения делителя частоты, сумматора по модулю. два, регистр сдвига и дешифратора.

Цель достигается тем, что в частотный модулятор, содержащий формирователь квазисинусоидального сигнала, первый вы.ход которого является выходо частотного модулятора, и последовательно соединенные задающий генератор и форми ователь характеристических частот, втор ои вход которого является информационным входом частотного модулятора, введены двоичный счетчик, два коммутатора и реверсивный счетчик, выходы которого подключены к сигнальным входам формирователя квазисинусоидального сигнала, второй выход которого подключен к входу двоичного счетчика, выходы которого соединены с управляющими входами первого коммутатора, выходы которого подключены к входам реверсивного счетчика, и с управляющим входом второго коммутатора, выход которого подключен к управляющему входу формирователя квазисинусоидального сигнала, разрешающий вход которого является разрешающим входом частотного модулятора, опорными входами которого являются сигнальные входы второго коммутатора, при этом выход формирователя характеристических частот подключен к сигнальному входу первого коммутатора.

На чертеже представлена структурная электрическая схема предложенного частотного модулятора.

Частотный модулятор содержит задающий генератор 1; формирователь 2 характеристических частот, первый коммутатор 3, реверсивный счетчик 4, двоичный счетчик

5, второй коммутатор 6, формирователь 7 квазисинусоидального сигнала.

Частотный модулятор работает следующим образом.

С задающего генератора 1 последовательность импульсов поступает на первый вход формирователя 2 характеристических частот, второй вход которого является информационным, где формируются импульсные последовательности с частотами повторения, большими частот в канале связи, соответствующих логическим «О» и «1».

С выхода формирователя 2 последовательность импульсов поступает на первый вход первого коммутатора 3, который управляется парафазным сигналом, снимаемым с выходов двоичного счетчика 5, поступающим на второй и третий входы первого коммутатора 3. В случае, когда двоичный счетчик 5 находится в состоянии логического

«О», последовательность импульсов коммутируется на суммирующий вход реверсивного счетчика 4, когда двоичный счетчик 5 находится в состоянии логической «1» — на вычитающий вход реверсивного счетчика 4.

Выходной п-разрядный сигнал реверсивного счетчика 4 является кодом адреса формирователя 7 квазисинусоидального сигнала, выполненного в виде постоянного запоминающего блока, с которым последовательно соединены цифроаналоговый преобразователь и операционный усилитель (не показаны). В формирователе 7 запрограммированы N значений синусоидального сигнала через равные промежутки изменения аргумента на интервале (О + а ). Формат выходного слова формирователя 7 состоит из

М информационных разрядов, поступающих на выход частотного модулятора и одного управляющего разряда, который поступает на счетный вход двоичного счетчика 5 и программируется только для двух адресов формирователя 7 (0...0 и 1...1). Таким образом, двоичный счетчик 5 переходит в противоположное состояние как только адрес формирователя 7 становится равным 0...0 или 1...1. Выходной сигнал двоичного счетчика 5 поступает на первый вход второго коммутатора 6, на опорные входы которого подключены опорные напряжения

Второй коммутатор 6 переключает полярность опорного напряжения на своем соответствующем входе, обеспечивая при этом воспроизведение синусоидального сигнала на интервале изменения аргумента (Х 2 У).

Полярность опорного напряжения всегда меняется при нулевом значении синусоидаль1160589

Составитель А.Москевич

Редактор Т. Кугрышева Техред И. Верес Корректор И.Муска

Заказ 3844/55 Тираж 659 Подлисное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП <Патент», г. Ужгород, ул. Проектная, 4 а ного сигнала. Если время переходных процессов, вызванных коммутацией опорного напряжения, не превышает периода следования счетных импульсов на входе реверсивного счетчика 4, то коммутация практически не приводит к увеличению внеполосовых помех. Кроме того, коммутация опорного напряжения расширяет динамический диапазон выходного напряжения.

Таким образом, путем исключения делителя частоты, сумматора по модулю два, регистра сдвига и дешифратора достигается значительное упрощение частотного модулятора.