Трехканальное мажоритарно-резервированное устройство

 

ТРЕХКАНАПЬНОЕ МАЖОРИТАРНОРЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее по числу каналов резервируемые блоки, информационные выходы которых подключены к первьяу входам соответствующих первых элементов И-НЬ, выходы которых подключены к первым входам вторьЕх элементов И-НЕ, выходы которых соединены с соответствующими входами мажоритарньсх элементов, выходы которых являются информаш онными выходами устройства , и первые триггеры, отличающееся тем, что, с целью повышения надежности , в него введены по числу каналов вторые триггеры, третьи и чет- . вертые элементы И-НЕ, элементы ИСКЛЮЧАЮЩЕЕ ШИ, элементы НЕ, первые четвертые элементы И, первые и вторые элементы ИЛИ и пятЫй элемент И, в каждом канале входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены соответственно к выходам вторых элементов И-НЕ данного и последующего каналов, а выход - к первому входу третьего элемента И-НЕ данного канала, выход ко- ., торого соединен со счетным входом счетчика данного канала установочные входы которого соединены с шиной Сброс, а выходы - через четвертый элемент И-НЕ с вторым входом третьего элемента И-НЕ и входом элемента НЕ данного канала и первым входом первого элемента И предыдущего канала, выход каждого из которых соединен с синхровходом первого триггера одноименного канала, R-вход триггера соединен с шиной Установка в О, S и Dвходы через резистор - с шиной питания , а инверсньш выход - с входом пятого элемента И, выход которого .подключен к вторым входам первьгх элементов И, контрольные выходы резервируемых блоков соединены с первыми входами вторых элементов И, выходы которых соединены через первый элемент ИЛИ с контрольным выходом устройства, а I вторые входы с прямыми выходами втосл рых триггеров предыдущего канала, инверсный выход каждого из которых соединен с вторым входом второго элемента данного канала и вторым входом первого элемента предьщутцего канала, синхровход - с выходом .третье го элемента И данного канала, R-вход с шиной Установка в О, а S и D-BXCbt ) ды - с одноименными входами первых триггеров, прямой выход каждого из о сз: которых соединен с первым входом второго элемента ИЛИ данного канала и вторьтм входом второго элемента ИЛИ О5 последующего канала, а выход - с первым входом третьего элемента И данного канала, второй вход которого подключен к выходу четвертого элемента И, первьй вход которого соединен с третьим входом первого элемента И последующего канала и выходом элемента НЕ и четвертым входом первого элемента И данного канала, второй вход - с первым входом четвертого элемента И последукяцего канала.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

4(S1) ОПИСАНИЕ ИЗОБРЕТ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР !

10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3576553/24-24 (22) 08.,04. 83 (46) 07.06.85. Бюл. М 21 (72) И.И. Лившиц и Г.А. щвырова (53) 681.327(088.8) (56) Авторское свидетельство СССР

И - 314206, кл, G 06 F 11/00, 1969.

Авторское свидетельство СССР

Р 426532, кл. С 06 F 11/00, 1975. (54)(57) ТРЕХКАНАЛЬНОЕ ИАЗКОРИТАРНОРЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее по числу каналов резервируемые блоки, информационные выходы которых подключены к первым входам соответ— ствующих первых элементов И†HI. выходы которых подключены к первым входам вторых элементов И-НЕ, выходы

9 которых соединены с соответствующими входами мажоритарных элементов, выходы которых являются информацион— ными выходами устройства, и первые триггеры, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, в него введены по числу ка— налов вторые триггеры, третьи и четвертые элементы И-НЕ, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ. элементы НЕ, первые четвертые элементы И, первые и вторые элементы ИЛИ и пятый элемент И, в каждом канале входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены соответственно к выходам вторых элементов И-НЕ данного и последующего каналов, а выход — к первому входу третьего элемента И-НЕ данного канала, выход которого соединен со счетным входом счетчика данного канала; установочные входы которого соединены с шиной

"Сброс", а выходы — через четвертый элемент И-НЕ с вторым входом третьего элемента И-HE и входом элемента НЕ данного канала и первым входом первого элемента И предыдущего канала, выход каждого из которых соединен с синхровходом первого триггера одноименного канала, R-вход триггера соединен с шинои Установка в О, S u Dвходы через резистор — с шиной питания, а инверсный выход — с входом пятого элемента И, выход которого .подключен к вторым входам первых элемен— тов И, контрольные выходы резервируемь|х блоков соединены с первыми входами вторых элементов И, выходы которых соединены через первый элемент ИЛИ с контрольным выходом устройства, а вторые входы с прямыми выходами вторых триггеров предыдущего канала, ин- Q) версный выход каждого из которых сое- С динен с вторым входом второго элемента И-HE данного канала и вторым входом первого элемента И-НЕ предыдущего канала, синхровход — с выходом, третье го элемента И данного канала, R-вход— с шиной "Установка в 0", а S u D-входы — с одн оиме н ными входами пер вых триггеров, прямой выход каждого иэ которых соединен с первым входом второго элемента ИЛИ данного канала и вторым входом второго элемента ИЛИ последующего канала, а выход — с первым входом третьего элемента И данного канала, второй вход которого подключен к выходу четвертого элемента

И, первый вход которого соединен с третьим входом первого элемента И последующего канала и выходом эле- мента НЕ и четвертым входом первого элемента И данного канала, второй вход — с первым входом четвертого элемента И последующего канала.

1160616

Изобретение относится к построе-. нию резервируемой аппаратуры цифровой вычислительной техники на потенциальных интегральных схемах, блоки которых обрабатывают информацию сигналов в виде набора слов, полуслов или двойных слов, и может быть использовано для построения высоконадежных цифровых устройств.

Цель изобретения — повышение надеж- 10 ности устройства, в частности сохранение работоспособности при отказе двух каналов из трех.

На чертеже представлена схема устройства, 15

Устройство содержит резервируемые блоки 1-3 (с узлами алгоритмического контроля и исправления кратковременных отказов типа сбоев), эле— менты И-НЕ 4-6, элементы И 7-10, эле" 2О менты И-НЕ 11 — 13, элементы ИСКЛ!ОЧА1ОЩЕЕ ИЛИ 14-16, элементы И-НЕ 17-19, элемент ИЛИ 20, элемент И 21, счетчики 22-24, элемент И 25, элементы

И-НЕ 26-28, инверторы 29-31, элемент ИЛИ 32, элементы И 33-37, триггеры 38-40, элемент ИЛИ 4 1, элементы

И 42-44, триггеры 45-47 и мажоритарные элементы 48-50„

Устройство работает следующим образом.

В момент включения устройства по шине "Установка в 0 приходит отрицательный импульс, который устанавливает триггеры 38-40, 45-47 в исходное

35 состояние. При этом на управляющие входы элементов И-HE 4-6 и 11-13 поступает сигнал логической единицы, разрешающий прохождение информации через эти элементы. По шине "Сброс" приходит положительный импульс, который обнуляет счетчики 22-24, при этом на выходах элементов И-НЕ 26-38 появляется сигнал логической единицы, который разрешает прохождение сигналов с элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

14-16 на счетчики 22-24, Пусть в исходном состоянии блоки

1-3 исправны и существуют сигналы х х х . Затем в какой-то момент 59 г з в блоке 1 произойдет катастрофический отказ, в результате чего сигнал х„ превратится в тождественный нуль, а сигналы х и хз изменятся. Тогда на выходах элементов ИСКЛЙЧАЮЩЕЕ ИЛИ 55

14 и 16 начнут появляться сигналы логической единицы в моменты несовпа.дения сигналов х и хз с сигналом через элементы И-HE 17 и 19 до тех пор, пока не заполнятся счеT ÷èêè 22 и 24, что будет обнаружено элементами

И-НЕ 26 и 28, на выходах которых появится сигнал логического нуля, который поступит на управляющие входы элементов И-НЕ 17 и 19 и запретит дальнейшее прохождение сигналов на счетчики 22 и 24. Сигналы логического нуля с выходов элементов И-НЕ 26 и 28, проинвертированные инверторами

29 и 31, пройдут через логический элемент H 35 и опрокинут триггер 38, в результате чего на выходе элемента

44 образуется сигнал логического ну- ля, который запретит прохождение сигналов через элементы И 35-37, Триггеры 45-47 состояние не изменяют в результате чего элементы И†HE 4-6 и 11 — 13 будут пропускать сигналы, которые мажоритарными элементами 48-50 будут восстановлены на выходе устройства.

При приходе очередного сигнала по шине "Сброс" счетчики 26 и 28 будут очищены, а затем заполнены сигналами с элементов И-НЕ 17 и 19, однако на работу устройства это никакого влияния не окажет в результате запрета прохождения сигналов через элементы

И 35-37.

Пусть в некоторый момент времени после отказа первого блока произойдет катастрофический отказ в блоке 2, в результате чего сигнал х превратится в тождественный нуль, а сигнал х не изменится. При этом произой3 дет кратковременная блокировка мажоритарных элементов 48-50, в результате чего на выходах кратковременно зафиксируется сигнал тождественного нуля. При этом на выходе элемента ИС1ПЮЧАЮЩЕЕ ИЛИ 14 зафиксируется сигнал тождественного нуля, а на выходах элементов ИСКЛ10ЧА1ОЩЕЕ ИЛИ 15 и 16 будет формироваться сигнал логической единицы в момент несовпадения сиг3 нала х с сигналом тождественного нуля. Если отказ произойдет в такой момент времени, что счетчики 23 и 24 не будут запопнены до момента прихода импульса по шине "Сброс", то эти счетчики будут очищены и подготовлены к заполнению после этого импульса, Как только эти счетчики будут заполнены, прохождение сигналов через элементы И†HE 18 и 19 будет запрещено. При этом логические функции элементов 20,21,25,32-34, 4 1-43

1160616 выбраны таким образом, что произойдет опрокидывание триггера 46 так, что сигнал логического нуля поступит на управляющие входы элементов И-НЕ

4 и 12, в результате чего в сигнале х„ подтвердится тождественный нуль, а сигнал х изменится на тождественную единицу. При этом мажоритарные элементы 48-50 деблокируются и начнут пропускать на выход третьего 10 исправного блока. При приходе очередного импульса по шине "Сброс" счетчики 23 и 24 будут очищены, а затем заполнены, однако это не окажет влияния на работу предлагаемого устройства, поскольку триггеры 45-47 работают в режиме запоминания, а не счета. Если в блоке 2 произойдет отказ, приводящий к появлению в канале

2 сигнала разноименного с сигналом 20 в канале 1, то кратковременной блокировки мажоритарных элементов не произойдет, а в остальном предлагаемое устройство будет работать аналогично, Если в какой-то момент времени в блоке 3 произойдет алгоритмический отказ, выявляемый устройством алгоритмического контроля и исправления кратковременных отказов так, что на вы ходе блока 3 появится сигнал х отг каза, то этот сигнал совместно с сигналом с прямого выхода триггера 46 пройдет через элементы И 9и ИЛИ 10 и на выходе устройства "Сигнал отказа" появится сигнал общего отказа.

Поскольку нумерация блоков 1-3 и соответствующих им каналов прохождения информации может быть выбрана произвольно, проведенные рассуждения справедливы для различных сочетаний отказов в различных блоках и каналах. трет, г.рнторон, ул.Проектнея, 4

ВНИИПИ Заказ 3847/57 1 краж 794 Подписное

Фили Пэ

Трехканальное мажоритарно-резервированное устройство Трехканальное мажоритарно-резервированное устройство Трехканальное мажоритарно-резервированное устройство Трехканальное мажоритарно-резервированное устройство 

 

Похожие патенты:

 

Наверх