Генератор последовательности чисел

 

ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТИ ЧИСЕЛ,, содержащий генератор тактов, первый распределитель ... импульсов, блок настройки, состояпщй из группы переключателей и элемента ИЛИ, регистр функций, регистр промежуточных результатов, сумматор, три триггера, два делителя частоты, элементы И, элемент задержки, блок управления, причем . выход генератора тактов подключен к синхр они 3 ИР ующим входам р е гистра функций, регистра промежуточных результатов, первого распределителя Импульсов и элемента задержки, выходы первого распределителя импульсов подключены к первым входам соответствующих переключателей группы блока настройки, вторые входы которых подключены к шине нулевого уровня, а выходы - к входам элемента ИЛИ блока настройки, выход первого делителя частотц подключен к входу второго делителя частоты и к единичному входу первого триггера, нулевой и единичный выходы которого подключены к первым входам первого и второго элементов И соответственно , выход второго элемента И является выходом числа генератора последовательности чисел, выход второго делителя частоты подключен к единичному входу второго триггера первый выход первого распределителя импульсов подключен к первому входу третьего элемента И, второй вход которого соединен с последовательным входом регистра промежуточных результатов, а выход третьего элемента И соединен с единичным входом третьего триггера, выход которого подключен к первому входу четвертого элемента И, выход пер-. W С вого элемента И подключен к первому входу сумматора, выход сумматора подключен к последовательному информационному входу регистра функций , .отличающийся тем, что, с целью расширения класса генерируемых последовательностей, он содержит второй распределитель има пульсов, четвертый триггер, регистр jJ aчaльныx значений, регистр коэфо: о эо со фициентов, три коммутатора, два блока преобразования в дополнительный код и блок формирования знака, состоящий из первой и второй групп по два переключателя, элемента НЕ, двухразрядного регистра сдвига, двух сумматоров по модулю два и коммутатора , причем входы каждого переключателя первой и второй групп подключены к шине нулевого уровня и к выходу элемента НЕ, вход которого подключен к шине нулевого уровня, выходы переключателей первой группы

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

4 (5! ) G 06 F 1 /02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3632794/24-24 (22) 15.08.83 (46) 07.07.85. Бюл. Ф 25 (72) Г.Л. Баранов и В.Л. Баранов (71) Институт электродинамики

АН Украинской ССР и Ордена Ленина институт кибернетики им. В.И. Глушкова .(53) 681,3{088.8) (56) 1. Авторское свидетельство СССР .

Я 674680, кл, G 06 F 1/02, 1976.

2. Авторское свидетельство СССР В 999032, кл. G 06 F 1/02, 1981

;(нрототип). (54)(57) ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТИ ЧИСЕЛ,, содержащий генератор тактов, первый распределитель импульсов, блок настройки, состоящий из группы переключателей и элемента ИЛИ, регистр функций, регистр промежуточных результатов, сумматор, три триггера, два делителя частоты, элементы И, элемент задержки, блок управления, причем . выход генератора тактов подключен к синхронизирующим входам регистра функций, регистра промежуточных результатов, первого распределителя импульсов и элемента задержки, .выходы первого распределителя импульсов подключены к первым входам соответствующих переключателей группы блока настройки, вторые входы которых

: подключены к шине нулевого уровня, а выходы — к входам элемента ИЛИ блока настройки, выход первого делителя частоты подключен к входу второго делителя частоты и к единич.ному входу первого триггера, нулевой и единичный выходы которого. SU 11 089 А подключены к первым входам первого и второго элементов И соответствен- но, выход второго элемента И являет" ся выходом числа генератора последовательности чисел, выход второго делителя частоты подключен к единичному входу второго триггера, первый выход первого распределителя импульсов подключен к первому входу третьего элемента И, второй вход которого соединен с последовательным входом регистра промежуточных результатов, а выход третьего элемента И соединен с единичным входом третьего триггера, выход ко- .. торого подключен к первому входу четвертого элемента И, выход первого элемента И подключен к первому входу сумматора, выход сумматора подключен к последовательному информационному входу регистра функций, . отличающийся тем, что, с целью расширения класса генерируемых последовательностей» он содержит второй распределитель им пульсов, четвертый триггер, регистр ,начальных значений, регистр коэф- . фициентов, три коммутатора, два блока преобразования в дополнительный код и блок формирования знака, состоящий из первой и второй групп по два переключателя, элемента НЕ, двухразрядного регистра сдвига, двух сумматоров по модулю два и коммутатора, причем входы каждого переключателя первой и второй групп подключены к шине нулевоюо уровня и к выходу элемента НЕ, вход которого подключен к шине нулевого уровня, выходы переключателей первой группы

6089

1!6 подключены к информационным входам соответствующих разрядов регистра сдвига, выходы первого и второго разрядов регистра сдвига подключены к первым входам первого и второго .сумматоров по модулю два соответственно, вторые входы которых подключены к выходам соответствующих переключателей второй группы, выходы первого и второго сумматоров по модулю два подключены к информационным входам коммутатора блока формирования знака, выход генератора тактов подключен к синхронизирующим входам регистра начальных значений и регистра коэффициентов, первый выход первого распределителя импульсов подключен к синхронизирующему входу второго распределителя импульсов, к нулевым входам первого и третьего триггеров, а также к запрещающим входам первого и второго блоков преобразования в дополнительный код, первый потенциальный выход второго распределителя импульсов подключен к управляющему входу коммутатора блока формирования знака и к первому входу пятого элемента

И, второй импульсный выход второго распределителя импульсов подключен к входу первого делителя частоты и к единичному входу четвертого триггера, выход которого подключен к уп-. ,равляющему входу первого коммутатора, выход первого коммутатора подключен к второму входу первого элемента И, первый информационный вход первого коммутатора соединен информационным входом элемента задержки и подключен к последовательному выходу ре-. гистра функций, выход элемента задержки подключен к второму информационному входу первого коммутатора и к информационному входу первого блока преобразования в дополнительный код, выход которого подключен к первому информационному входу второго коммутатора, управляющий вход которого подключен к единичному выходу первого триггера, а выход— к первому информационному входу третьего коммутатора, второй информационный вход третьего коммутатора подключен к последовательному выходу и к первому последовательному информационному входу регистра начальных значений, управляющий вход третьего коммутатора подключен к выходу .второго триггера, выход третьего коммутатора подключен к второму входу второго элемента

И и к последовательному информацйонному входу регистра промежуточных результатов, последовательный выход которого подключен к второму информационному входу второго коммутатора, последовательный выход регистра коэффициентов подключен к его первому последовательному информационному входу и к второму входу четвертого элемента И, выход четвертого элемента И подключен к информационному входу второго блока преобразования в допол-, нительный код, выход которого подключен к второму входу сумматора, и-й (n — разрядность чисел) выход первого распределителя импульсов подключен к нулевому входу четвертого триггера и к второму входу пятого элемента И, выход которого подключен к нулевому входу второго триггера, выход элемента

ИЛИ блока настройки подключен к вторым последовательным информационным входам регистра начальных значений и регистра коэффициентов, последовательный информационный вход, сдвигающий вход и управляющий вход записи регистра сдвига блока формирования знака подключены соответственно"к входу сумматора, к выходу первого делителя частоты и к выходу второго триггера, выход первого разряда регистра сдвига блока формироваййя знака является выходом знака генератора последовательности чисел и подключен к разрешающему входу первого блока преобразования в дополнительный код, выход коммутатора блока формирования .знака подключен к разрешающему входу второго блока преобразования в дополнительный код, блок управления состоит из формирователя одиночных импульсов, триггера, элемента

И и двух переключателей, причем выход первого переключателя блока управления подключен к первому входу элемента И, выход которого подклю-, чен к синхронизирующему входу формирователя одиночных импульсов, запускающий вход которого является управляющим входом занесения данных генератора последовательности чисел, а выход подключен к единич. ному входу триггера блока управле" ния, выход триггера блока управления подключен к входу второго переключателя, второй вход элемента И и нулевой вход триггера блока управления подключены к первому выходу первого распределителя импульсов, .первый и второй входы первого переключателя блока управления под—

1166089 ключены к первому и второму потенциальным выходам второго распределителя импульсов, .первый и второй выходы второго переключателя блока управления подключены к управляющим входам зациси регистра начальных значений и регистра коэффициентов соответственно.

Изобретение относится к автоматике и. вычислительной технике и предназначено для генерирования последовательностей чисел с задан- ным периодом следования и перестраиваемьм функциональным законом изменения.

Известен генератор последова- тельности чисел, содержащий генератор тактов, два регистра сдвига, 1О сумматор, два блока настройки, два блока синхронизации, два триггера, одиннадцать элементов И, четыре элемента ИЛИ и два элемента задержки (1) .. 15

Недостатком этого генератора является ограниченность класса генерируемых последовательностей чисел без перестраиваемого, функционального закона. изменения. . щ

Наиболее близким по технической сущности к изобретению является генератор последовательности чисел, содержащий генератор тактов, распределитель импульсов, два блока настройки, делитель частоты, регу-, лируемый делитель частоты, два ре- гистра, сумматор. коммутатор, три триггера, элемент задержки, элементы И, ИЛИ, НЕ, причем выход re- Зп нератора тактов подключен к синхронизирующим входам регистров и распределителя импульсов, выходы распределителя импульсов подключены к нулевым входам триггеров, к входу делителя частоты и к входам блоков настройки, выход первого блока настройки и выход первого регистра через элементы И, вторые входы которых соединены с выхода- 0 ми триггеров, подключены к входам сумматора, выход сумматора подклю,чен к информационному входу первого регистра, выходы первого и второго регистра через элементы И, вторые входы которых соединены с выходами триггеров, подключены к входам элемента ИЛИ, выход элемента ИЛИ подключен к информационному входу второго регистра ° выход первого регистра через соответствующий элемент И подключен к выходу числа генератора последовательности чисел, выход делителя частоты подключен к входу регулИруемого делителя частоты, выход которого является выходом знака генератора последовательности чисел (2) .

Недостаток известного генератора последовательности чисел заключается в ограниченности класса генерируемых последовательностей чисел со знакопостоянным функциональным законом изменения.

Цель изобретения — расширение класса генерируемых последовательностей чисел за счет генерации последовательностей чисел со знакопеременным функциональным законом изменения.

Поставленная цель достигается тем, что генератор последовательности чисел, содержащий генератор тактов, первый распределитель импульсов, блок настройки, состоящий иэ группы переключателей и элемента ИЛИ, регистр функций, регистр промежуточных результатов, сумматор, три триггера, два делителя частоты, элементы И, элемент задержки, блок управления, причем выход генерато1166089

30

50 ра тактов подключен к синхронизирующим входам регистра функций, регистра промежуточных результатов, перво. го распределителя импульсов и элемента задержки, выходы первого распределителя импульсов подключены к первым входам соответствующих переключателей группы блока настройки, вторые входы которых подключены к шине нулевого уровня, а выходы — к входам элемента ИЛИ блока настройки, выход первого делителя частоты подключен к входу второго делителя частоты и к единичному входу первого триггера, нулевой и еди- 15 ничный выходы которого подключены к первым. входам первого и второго элементов И соответственно, выход второго элемента И является выходом числа генератора последовательности чисел, выход второго делителя частоты подключен к единичному входу второго триггера, первый выход первого распределителя импульсов подключен к первому входу третьего . элемента И, второй вход которого соединен с последовательным входомрегистра промежуточных результатов, а выход третьего элемента И соединен с единичным входом третьего триггера, выход которого подключен к первому входу четвертого элемента И, выход первого элемента И подключен к первому входу сумматора, выход сумматора подключен к последо 35 вательному информационному входу регисгра функций,. дополнительно содержит второй распределитель импульсов, четвертый триггер, регистр начальных значений, регистр коэф- 40 фициентов, три коммутатора, два блока преобразования в дополнительный код и блок формирования знака, сос-: тоящий из первой и второй групп по два переключателя, элемента НЕ, 45 двухразрядного регистра сдвига, двух сумматоров по модулю два и коммутатора, причем входы каждого переключателя первой и второй групп подключены к шине нулевого уровня и к выходу элемента НЕ, вход которого подключен к шине нулевого уровня, выходы переключателей первой группы подключены к информационным входам соответствующих разрядов регистра сдвига, выходы первого и второго разрядов регистра сдвига подключены к первым входам первого и Второго сумматоров по модулю два соответственно., вторые входы:которых подключены к выходам соответствующих переключателей второй группы, выходы первого и второго сумматоров но модулю два подключены к информационным входам коммутатора блока формирования знака, выход генератора тактов подключен к синхронизирующим входам регистра начальных значений и регистра коэффициентов, первый выход первого распределителя импульсов подключен к синхронизирующему входу второго распределителя импульсов, к нулевым входам первого и третьего триггеров, а также к запрещающим входам первого и второго блоков преобразования в дополнительный код, первый потенциальный выход второго распределителя импульсов подключен к управляющему — : входу коммутатора блока формирования знака и к первому входу пятого элемента И, второй импульсный выход вторîro распределителя импульсов

t подключен к входу первого делителя, частоты и к единичному входу четвертого триггера, выход которого подключен к управляющему входу первого коммутатора, выход первого коммутатора подключен к второму входу первого элемента И, первый информационный вход первого коммутатора соединен с информационным входом элемента задержки и подключен к последовательному выходу регистра функций, выход элемента задержки подключен к второму информационному входу первого коммутатора и к информационному входу первого блока преобразования в дополнительный код, выход которого подключен к первому информационному входу второго коммутатора, управляющий вход которого подключен к единичному выходу первого триггера, а выход — к первому информационному входу третьего коммутатора, второй информационный вход третьего коммутатора подключен к последовательному выходу и к первому последовательному информационному входу регистра начальных значений, управляющий вход третьего коммутатора

° подключен к выходу второго триггера выход третьего коммутатора подключен к второму входу второго элемента И и к последовательному

1166

089

5 информационному входу регистра промежуточных результатов, последовательный выход которого подключен к второму информационному входу второго коммутатора, последовательный выход регистра коэффициентов подключен к его первому последовательному информационному входу и к второму входу четвертого элемента

И, выход четвертого элемента И под- !О ключен к информационному входу второго блока преобразования в допол— нительный код, выход которого подключен к второму. входу сумматора, и-й (n — разрядность. чисел) выход !5 первого распределителя импульсов подключен к нулевому входу четверто- го триггера и к второму входу пятого элемента И, выход которого подключен к нулевому входу второго 20 . триггера, выход элемента ИЛИ блока настройки подключен к вторым последовательным информационным входам регистра начальных значений и регистра коэффициентов, последова- 25 тельный информационный вход, сдвигающий вход и управляющий вход записи регистра сдвига блока формирования .. знака подключены соответственно к выходу сумматора, к выходу первого ЗО делителя частоты и к выходу второго.. триггера, выход первого разряда регистра сдвига бл ка формирования знака является выходом знака генератора последовательности чисел и под3S ключен к разрешающему входу блока преобразования в дополнительный код, выход коммутатора блока формирования знака подключен к разрешающему входу второго блока преобразования 40 в дополнительный код, блок управления состоит из формирователя одиночных импульсов, триггера, элемента

И и двух переключателей, причем выход первого переключателя блока уп- 45 разления подключен к первому входу . элемента И, выход которого подклю/ чен к синхронизирующему входу Фор.мирователя одиночных импульсов, запускающий вход которого является . 50 управляющим входом занесения данных генератора последовательности чисел, а выход подключен к единичному входу триггера блока управления, выход триггера блока управления 55 подключен к входу второго переклю- . чателя, второй вход элемента И и нулевой вход триггера блока управле6 ния подключены к первому выходу первого распределителя импульсов, первый и второй входы первого переключателя блока управления подключены к первому и второму потенциальным выходам второго распределителя им- . пульсов, первый и второй выходы второго переключателя блока управ- . ления подключены к управлякнцим входам записи регистра начальных значений и регистра коэффициентов соответственно.

На фиг. 1 3 показаны функциональ- . ные схемы генератора последовательности чисел, блока формирования знака и блока управления.

Генератор последовательности чисел (фиг. 1) содержит регистр 1 функций, -элемент 2 задержки, блок 3 преобразования в дополнительный код,. коммутаторы 4 и 5, регистр 6 промежуточных результатов, сумматор 7, алемент И 8, коммутатор 9, блок 10 преобразования в дополнительный код, элементы И 11 и 12; выход 13 дополнительный числа, регистр 14 начальных значений, выход 15 знака, блок 16 формирования знака, регистр

17 коэффициентов, триггеры 18-20, элемент И 21, триггер 22, распределитель 23 импульсов, делители 24 и 25 частоты, элемент И 26, блок

27 управления, распределитель 28 импульсов„ блок 29 настройки, состоящий из переключателей 30 и элемента ИЛИ .31, генератор 32 тактов.

Блок 16 формирования знака (фиг. 2) содержит регистр 33 сдвига, сумматоры 34 и 35 по модулю два, коммутатор 36, группы переключателей 37 и 38, элемент HE 39, входы 40-43, подключенные к выходам сумматора 7, делителя 24 частоты, триггера 22 и первому потенциальному выходу распределителя 23 импуль-. сов соответственно, выход 44, подключенный к разрешающему входу блока 10 преобразования в .дополнительный код.

Елок 27 управления содержит формирователь 45 одиночных импульсов с кнопкой 46 запуска; триггер 47, переключатели 48 и 49, элемент И 50, входы 51-53, подключенные к .первому выходу 28 распределителя импуль ов; к первому и второму потенциальным выходам распределителя 23 импульсов соответственно, выходы 54 и 55, 1166089

Абсолютные значения начальньгх чисел 7, Y и коэффициентов А, В в виде последовательных и-разрядных кодов (в и-х знаковых разрядах — 40 нули) предварительно записываются в регистр 14 начальных значений и регистр 17 коэффициентов соответственно. Кажцый из регистров 14 и 17— и--разрядный и хранит два и-разрядных числа. Первому числу соответствует сигнал (длительностью и тактов) на первом потенциальном выходе распределителя 23, а второму числу— на втором выходе. Первыми в регистры 14 и 17 записываются Y и А, а затем Уо и В. Разряды А (и аналогично В, Y., Y ) набираются с помощью переключателей 30 блока 29 настройки и последовательно появляются на выходе элемента ИЛИ. 31. При нажатии запускающей кнопки 46 (фиг. Зэ) в блоке 27 управления формирователь подключенные к управляющим входам записи регистров 14 и 17.

Генератор последовательности чисел работает следующим образом.

Генератор 32 вырабатывает импульсы тактовой частоты f, которые последовательно проходят íà и выходов распределителя 28 импульсов, (n— разрядность чисел). Импульсы с первого выхода распределителя 28 поступают на вход распределителя 23 импульсов, имеющего два потенциальных и два импульсных выхода. Второй импульсный выход распределителя

23 подключен к входу делителя 24 частоты на п-1. Делители 25 частоты имеют коэффициент деления N (число генерируемых чисел последовательности в цикле), и период появления импульсов на его выходе

Т = 2n (n — 1) N/f равен длительности цикла генерируемой последовательности, Функциональный закон изменения чисел в последовательности определяется рекуррентным соотношением

Y, = А7„, + BY;. (1)

i =1,?,...,N) где Y-,, Y;. — числа, генерируемые на ) -м и (i-1)-м циклах работы распределителя 28, А и  — коэффициенты, определяющие закон изменения в соответствии с таблицей.

45 вырабатывает одиночный импульс, синхронизируемый первым выходом распределителя 28 совместно с первым потенциальным выходом распределителя 23 — переключатель 49 замкнут на шину 52. S-триггер 47 переводится в единичное состояние до прихода следующего импульса на вход 51 с первого выхода распределителя 28. В результате на выходе триггера 47 формируется импульс длительностью п тактов, который через переключатель 48, замкнутый на шину 55, поступает на управляющий вход регистра 17 коэфЬициентов. Под действием этого импульса осуществляется запись последовательного и-разрядного кода в регистр 17 с выхода элемента. ИЛИ 31 в блоке 29 настройки. В отсутствие управляющего импульса последовательный код циркулирует в регистре. Для записи чисел В, Y 1, Уо требуется лишь установка переключателей 48 и 49 в соответствующие положения °

Знаки чисел Y Y набираются при помощи переключателей 37 (фиг.

2) в блоке 16 формирования знака и заносятся параллельным двухразрядным кодом в регистр 33 сдвига по сигналу управления на входе 42 от триггера 22 (каждый иэ триггеров .

18-22 — S-триггер) в начале каждого цикла формирования последовательности чисел. Для набора знаков коэффициентов А и В используются переключатели 38.

Цикл формирования последовательности чисел согласно (1) начинается в момент появления импульса с выхода делителя 25, устанавливающего триггер 22 в единичное состояние.

Триггер 22 находится в единичном состоянии 2п-1 тактов и сбрасывается в нулевое состояние выходным сигналом элемента И 26. Единичный сигнал триггера 22 поступает на вход управления коммутатора 5, который подключает информационный вход регистра 6 промежуточных результатов к выходу регистра 14 начальных значений функции. За время 2п-1 тактов двоичные коды абсолютных величин начальных значений функции г,г и Y q под действием тактовых импульсов. сдвигаются последовательным способом, начиная с младшего

1166089 l0

Спустя и тактов после начала цикла генерации двоичный код (прямой или дополнительньпi) коэффициента

А сдвигается с выхода регистра 1 функций через элемент 2 задержки, 55 разряда, из регистра в регитр 6, который содержит 2п 1 разрядов, В случае единичного сигнала младшего разряда кода числа Уу элемент И 21 открывается в момент действия импульса на,первом выходе распределителя 28 импульсов. Выходной импульс элемента И 21 устанавливает. триггер 19 в единичное,состояние, в котором он находится и тактов и сбрасывается в нулевое состояние импульсом первого выхода . распределителя 28 импульсов. Единичный сигнал с выхода триггера 19 подключает с помощью элемента И 11 !5 вход сумматора 7 к выходу регистра

17 коэффициентов. Под действием тактовых импульсов последовательный двоичный код коэффициента А через элемент И 11, блок 10 преобразова- 20 ния в дополнительный код и сумматор

7 сдвигается, начиная с младшего разряда, в регистр 1 функций, который содержит и-1 разряд и дополняется до и разрядов элементом 2 за- 25 держки на такт °

Аналогичным образом в следующие и тактов в случае единичного сигнала младшего разряда кода числа У < триггер 19 .устанавливается в единич- З0 ное состояние выходным сигналом элемента И 21, и двоичный код коэффициента В сдвигается, начиная с младшего разряда, с выхода регист-. ра 17 коэффициентов через элемент

И 11 и блок 10 на вход сумматора 7.

Блок 10 преобразования в дополнительный код в процессе передачи коэффициентов А и В управляется сигналами блока 16 формирования знака.

В случае положительного знака йроиэведений А Vo и В У, на разрешающем входе блока 10 действует нулевой сигнал, и двоичные коды коэффициентов А и В пропускаются беэ изменения. Когда .знак произведений А У»

45 и В У,< отрицателен, осуществляется преобразование в дополнительный код.

В конце каждого цикла преобразования блок 10 сбрасывается в исходное состояние по запрещающему входу сигналами первого выхода распределителя 28 импульсов. коммутатор 9 и элемент И 8 на первый вход сумматора 7, на второй вход которого в это время сдвигается двоичный код коэффициента В с выхода регистра 17 коэффициента через элемент И 11 и блок 10. Сумматор 7 суммирует последовательным способом прямые или дополнительные коды коэффициентов А и В, и двоичный код суммы записывает я под действием тактовых импульсов в регистр 1 функций.

Спустя 2п тактов после начала цикла генерации происходит сдвиг на оцин разряд двоичных кодов регистра 6 промежуточных результатов по отношению к двоичных кодам регистра 17 коэффициентов. Поэтому в (2 n + 1)-м такте на выходе регистра 6 действует сигнал второго разряда кода начального значения функции Y . Этот сигнал проходит через коммутаторы 5 и 4 на вход элемента И 21, на другом входе которого в этот момент действует импульс первого разряда распределителя 28 импульса триггер 19 устанавливается в единичное состояние, в котором он подключает выход регистра 17 коэффициентов через элемент .

И 11, блок 10 к входу сумматора 7.

В это время триггер 18 устанавливается в единичное состояние импульсом второго выхода распределителя

23 импульсов. Триггер 18 находится . в единичном состоянии в течение.. и- 1 тактов и сбрасырается в нулевое состояние импульсом п-ro выхода распределителя 28 импульсов. Единичный сигнал прямого выхода триггера

18 переключает коммутатор 9 в состояние, в котором выход регистра 1 функции подключается через элемент

И 8 к входу сумматора 7. В это время с выхода регистра 1 функций под действием тактовых импульсов сдвигается, начиная со второго разряда, двоичный код алгебраической суммы произведений первых разрядов начальных значений функции на коэффициенты А У + В Y > . Таким образом, сумматор 7 спустя 2п тактов после начала цикла генерации осуществляет суммирование произведений коэффициента А на двоичную переменную второго разряда начального значения функции Уо< с величиной А Y +

+ В Y!,,(, С учетом сдвига величины

11 1

A Y z 110 отношению K величине А Yo +

+ В У,, на выходе сумматора 7 формируется последовательньй двоичньй код алгебраической суммы 2AY + + AYo, + BY 1, который под действием тактовых импульсов сдвигается в регистр 1 функции и через и тактов вновь поступает на вход сумматора 7 через элемент И 8, коммутатор 9 и элемент 2 задержки. Спустя Зп тактов после начала цикла генерации на выходе, регистра б промежуточных результатов действует сигнал второго разряда числа У, который через коммутаторы 5 и 4 .поступает на вход элемента .И 21. В случае единичного кода во втором разряде числа У 1 элемент И 21 срабатывает по.импульсу первого выхода распределителя 28 импульсов и устанавливает триггер 19 в единичное состояние, в котором снимается блокировка элемента И 11. Двоичный код коэффициента В через элемент

И 11 .и блок 10 сдвигается с выхода регистра 17 коэффициентов на вход сумматора 7, на другой вход которого с выхода регистра 1 функцйй че- рез элемент 2 задержки, коммутатор

9 и элемент И 8 сдвигается двоичный код,величины 2AY z + АУо,1 + ВУ. „.

На выходе сумматора 7 формируется двоичньй код величины 2АУо,z + 2BY„. +

+ АУо, + ВУ11, которъй сдвигается под под действием тактовых импульсов в регистр 1 функций.

Аналогичным образом в регистре

t функций за время 2пк .(n-1) тактов накапливается значение функции на первом цикле генерации согласно соотношению (1).

Спустя 2n (n-1) тактов на выходе делителя 24 часч"оты с коэффициентом делителя п-1 формируется импульс, который устанавливает триггер 20 в единичное состояние на время п тактов. Единичньй сигнал триггера 20 обеспечивает подключение выхода блока 3 преобразования в дополнительный код через коммутатбры 5 и 4 к информационному входу регистра б и к входу элемента

И 2.

50 код управляется сигналом, действующим на выходе 15 знака так, что прямой код, поступающий на его информационный вход, проходит без изменения, а дополнительный код преобразу-. ется в прямой код. Таким образом, на выходе блока 3 действует прямой код абсолютной величины нового значения функции У, который сдвигается на выход 15 числа генератора пос- ледовательности чисел.

Двоичньй код абсолютного значения функции У записывается в регистр б вместо кода начального назначения Y. а в процессе сдвига в этом регистре за время 2п>

«(и-1) тактов двоичный код начальных значений У, сдвигается по отношению к двоичным кодам коэффициентов А и В на п разрядов и совпадает с коэффициентом В, а новое значение функции Yt — с коэффициентом А.

Во втором и всех последующих циклах генерации генератор последовательности чисел работает аналогичным образом, а на выходе 13 числа через кажцые 2n (n-t) тактов формируется последовательньй двоичный код нбвого абсолютного значения

Функции Y, информацию о .знаке которой дает сигнал на выходе 15 знака.

Технико-экономические преимущества предлагаемого генератора последовательности чисел по сравнению с известным заключается в расширении . класса генерируемых последовательнрстей чисел со знакопеременным функциональным законом изменения, например тригонометрическим законом, наряду с возможностью генерации последовательности чисел со знакопостоянным функциональным законом изменения.

1б6089 I2

Под действием тактовых импульсов двоичный код функции после первого цикла вычислений У< сдвигается с выхода регистра 1 функций через элемент 2 задержки, блок 3, коммутаторы 5 и 4 в регистр 6 и через элемент И 12 на выход 13 числа. Блок

3 преобразователя в дополнительный

11б6089

Пример начальных условий

Постоянные числа

-1 . с Sin (-cg) с Sin (-wh (p) cSin (wx — с ) 2Cos (wh) 2С (Ь)

+ Ь Cos (wx "q ) с Sh (1,х — f3) -1 с sh (p ) с, sh (-кЬ /3 ) 2ch; (.<Ъ) ash (- Р) + ash (-мЬ P) +

+ bch (- P ) + bch (h 3)

) м-х. 2Ь М. мЪ се Sin (wx — q) 2е Cos (wh) - -е . cSin (- g ) . се Sin (-мЬ "

) -Ч) / се А Sin (wx -y )+ 2е Соа (wh) -е c)Asin (-М)+ есК г 2Л .. д Ь

+ 8Cos (wx -P ) + В Cos (-1 )3 а.— Ь

-а — b (х-1)

+ Ф вЂ” а 2Ъ аЬ

0 аЪ

-хл е

-ь)т

ae sh (-Ph)

ab е 0 ае sh (px) Функциональный закон

Г = К(х) = К(М) (.-- Р)+ bck (жх - P) -«b

2е ch (аЬ) Г ° а + Ьг

-Г

Sin (9g +

+ arctg Ь/а) (-wh+

+ q + arctg b/а) сlASin (-мЬ— (f ) + ВСО8 (Вй - )) 1166089

1166089

1166089

Редактор Г. Волкова

Составитель В. Байков

Техред А.Бабинец

Корректор Г. Решетник

Заказ 4310/43 Тираж 710

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4