Устройство для дискретной обработки аналоговой информации

 

УСТРОЙСТВО ДЛЯ ДИСКРЕТНОЙ ОБРАБОТКИ АНАЛОГОВОЙ ИНФОРМАЦИИ , содержащее два формирователя логических уровней, выходы которых подключены к информационным входам первого блока памяти, первый и второй выходы которого подключены соответственно к первым и вторым входам второго блока памяти и дешифратора, выходы второго блока памяти подключены к третьему и четвертому входам дешифратора, отличающееся тем, что, с целью повышения помехоустойчивости устройства, в него введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, два инвертора , два элемента И-НЕ, формирователь импульсов и триггер, выходы формирователей логических уровней подключены к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к входу первого инвертора и первому входу первого элемента И-НЕ, выход первого инвертора подключен к первому входу второго элемента И-НЕ выход которого объединен с выходом первого элемента И-НЕ и подключен к входу формирователя импульсов, выход которого подключен к синхровходам триггера, первого блока памяти и через второй инвертор (g к синхровходу второго блока памяти, пря (Л мой выход триггера подключен к второму входу второго элемента И - НЕ, инверсный выход триггера подключен к его информационному входу и второму входу первого элемента И-НЕ. 05. 05 00 О ГС

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU „„1166302 А

451> И 03 М 1/02

ОПИСАНИЕ ИЗОБРЕ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

С5, Cb

СО

СР

3>

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3688200/24-24 (22) 09.0!.84 (46) 07.07.85. Бюл. № 25 (72) А. С. Щербаков, О. Е. Аникеев, Г. М. Столяр и В. Я. Швец (71) Ордена Ленина институт кибернетики им. В. М. Глушкова (53) 681.325(088.8) (56) Авторское свидетельство СССР № 649006, кл, G 08 С 9/00, 1976.

Авторское свидетельство СССР № 591899, кл. G 08 С 9/00, 1975 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ДИСКРЕТНОЙ ОБРАБОТКИ АНАЛОГОВОЙ ИНФОРМАЦИИ, содержащее два формирователя логических уровнем, выходы которых подключены к информационным входам первого блока памяти, первый и второй выходы которого подключены соответственно к первым и вторым входам второго блока памяти и дешифратора, выходы второго блока памяти подключены к третьему и четвертому входам дешифратора, отли сающееся тем, .то, с целью повышения помехоустойчивости устройства, в него введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, два инвертора, два элемента И вЂ” НЕ, формирователь импульсов и триггер, выходы формирователей логических уровней подключены к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к входу первого инвертора и первому входу первого элемента

И вЂ” HE, выход первого инвертора подключен к первому входу второго элемента И вЂ” НЕ выход которого объединен с выходом первого элемента И вЂ” НЕ и подключен к входу формирователя импульсов, выход которого подключен к синхровходам триггера, первого блока памяти и через второй инвертор к синхровходу второго блока памя-. è,,прямой выход триггера подключен к второму входу второго элемента И†HE, инверсный выход триггера подкЛючен к его информационному входу и второму входу первого элемента И вЂ” HE.

1166302

Из: -,ð тение относится к автоматике и вычислительной технике и предназначено для превер;:çîâàíèÿ линейных или угловых перемещен,*,й в число импульсов, пропорциопал >!rnc величине перемещения с учетом его направления.

Целью изобретения является повышение помехоустойчивости устройства для дискретной обработки аналоговой информации.

На фиг. 1 представлена блок-схема устройства для дискретной обработки аналоговой информации перемещения в код; на фиг. 2— временные диаграммы работы устройства.

Устройство содержит формирователи 1 и 2 логических уровней, блок 3 памяти текущего состояния, блок 4 памяти предыдущего состояния, дешифратор 5, блок 6 формирования синхроимпульсов, элемент ИСКЛЮЧАЮЩЕЕ . ИЛИ 7, инвертор 8, элементы И вЂ” НЕ 9 и 1О, формирователь 11 импульсов, триггер 12 и инвертор 13.

Устройство работает следующим образом.

При перемещени кодовой шкалы на выходах формирователей 1 и 2 возникают две последовательности импульсов, сдвинутые одна относительно другой на четверть периода, причем частота следования импульсов прямо пропорциональна скорости перемещения шкалы. При движении шкалы в одном направленйи на выходе формирователей возникают состояния 00, 10, 11, Ol, при смене направления движения 00,01,11,10.

Анализируя одновременно текущее и предыдущее состояния, можно определить направление перемещения шкалы. Для запоминания состояния предназначены блоки 3 и 4 памяти. Анализ состояний осуществляется с помощью дешифратора 5, который выдает импульсы на суммирующий (+) или вычитающий (— ) входы реверсивного счетчика (не показан) при соответствующих перемещениях кодовой шкалы.

Таким образом, состояние реверсивного счетчика пропорционально величине перемещения шкалы относительно точки отсчета.

Блок 6 служит для формирования синхроимпульсов, которые вырабатываются при каждой смене состояний на выходах формирователей 1 и 2, причем для повышения помехоустойчивости синхроимпульсы формируются только после окончания формирования на выходах формирователей логического уровня.

Принцип действия схемы формирования импульсов занесения поясняется с помощью временной .диаграммы (фит. 2), где слева показана диаграмма состояний при работе преобразователя в режиме сложения, а справа — в режиме вычитания.

На входы блока 6 формирования синхроимпульсов подаются обе последовательности сигналов с выходов формирователей

1 и 2, которые суммируются элементом

ИСКЛЮЧАЮЩЕЕ ИЛИ 7. На выходе элемента 7 логический уровень изменяется при любом изменении состояния на выходах формирователей 1 и 2 (диаграмма Е, !

0 фиг. 2). При этом в блоках 3 и 4 памяти должны фиксироваться только те изменения состояния, которые остаются стабильными в течение некоторого промежутка времени t» . Всякое изменение состояния длительностью t„(t > воспринимается как помеха и не вызывает формирование синхроимпульса. Для этой цели в схеме используется формирователь 11 импульсов, который соединяется с выходами двух элементов.И—

НЕ 9 и 10 с открытыми коллекторами.

Длительность интервала t задается формирователем 11. В исходном состоянии на оба входа одного из элементов И вЂ” HE поступают уровни логической «1», другого — -уровни логического «О». В случае изменения состояний на выходах формирователей 1 и 2

25 логические уровни на входах D и С элементов И вЂ” HE 9 и 10 изменяются на противоположные, т. е. оба элемента И вЂ” НЕ 9 и 10 имеют на выходе высокий логический уровень. Если изменение состояния остается устойчивым в течение времени t», то на выходе формирователя ll импульсов появляется передний фронт синхроимпульса. В противном случае (t(t3) один из элементов И вЂ” НЕ переходит в состояние с низким логическим уровнем на выходе до того, как срабатывает формирователь 1! импульсов. Передний фронт синхроимпульса поступает на сйнхровход триггера 12 и изменяет его состояния на выходах на противоположные. При этом уровень логической

«1» подается на оба входа элемента И вЂ” НЕ

10, на выходе которого устанавливается сигнал логического «О». Формирователь 11 вырабатывает задний фронт синхроимпульса.

Таким образом, длительность импульса занесения определяется суммарным временем задержки срабатывания элементов 12, 10 и 11

4> и временем формирования импульсов формирователем 11 (диаграмма F, фиг. 2). Занесение в блок 3 памяти текущего состояния осуществляется по переднему фронту синхроимпульса„вырабатываемого формирователем 11, запись в блок 4 памяти предыдущего состояния происходит по заднему фронту этого же импульса, который с помощью инвертора 13 преобразуется в передний фронт инверсного импульса (диаграмма К) .

1166302

Составитель В. Г!одоляи

Редактор И. Николайчук Техред И. Верес Корректор И. Эрдсйи

3aказ 4322 53 Тираж 872 11одписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К вЂ” 35, Раушская иаб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4