Устройство тактовой синхронизации регенератора (2 @ +1)- уровневого цифрового биполярного сигнала

 

УСТРОЙСТВО ТАКТОВОЙ СИН- ; ХРОНИЗАЦИИ РЕГЕНЕРАТОРА ()-УРОВ-. НЕВОГО 1ЩФРОВОГО БИПОЛЯРНОГО СИГНАЛА , содержащее преобразователь биполярного сигнала в однополярный, выход которого подключен к объединенным входам Г) цепей вьщеления тактовой частоты (ТЧ), каждая из (n-l)-x цепей выделения ТЧ состоит из последовательно соединенных порогового решающего блока, элемента задержки и элемента запрета, а Л -ая цепь вьщеления ТЧ состоит из последовательно соединенных порогового решающего блока и элемента задержки, I причем выходы элементов запрета (и--1 )-X цепей вьщеления ТЧ и выход элемейта задержки П -и цепи вьщеления ТЧ подключены к соответствующим входам временного сумматора, выход которого через последовательно соединенные фильтр и фазовращатель подключен ко входу формирователя тактовых импульсов, отличаю щ е е с я тем, что, с целью упрощения устройства путем сокращения числа функциональных элементов при схэхранении точности регенерации, введены И дополнительных элементов задержки., при этом выходы порогового решающего блока и элемента задержки i -и цепи выделения ТЧ . подключены соответственно к первому и второму запрещающему входам элемента запрета (-1)-й цепи вьщеления ТЧ непосредственно и через дополнительный элемент задержки.

СОЮЗ С08ЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (! 9) (11) 4(5l) Н 04 Ь 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3689100/24-09 (22) 09.01.84 (46), 15.07.85. Бюл.. И- 26 (72) В,М.Артеев, Ю.А.Зингеренко и В.И.Щитников (53) 621.394.662(088.8) (56) Авторское свидетельство СССР

И- 1008920, кл. Н 04 L 7!02, 1980.

Авторское свидетельство СССР

Ф 1099401 кл. Н 04 L 7/02, 1982 (прототип . (54)(57) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ РЕГЕНЕРАТОРА (2п+1)-УРОВ-.

НЕВОГО ЦИФРОВОГО БИПОЛЯРНОГО СИГНА»

ЛА, содержащее преобразователь биполярного сигнала в однополярный, выход которого подключен к объединенным входам rl цепей выделения тактовой частоты (ТЧ), каждая .из ())-1)-х цепей выделения ТЧ состоит из последовательно соединенных порогового решающего блока, элемента задержки и элемента запрета, а.Л -ая цепь выделения ТЧ состоит из последовательно соединенных порогового решающего блока и элемента задеркки, причем выходы элементов запрета (n1)-х цепей выделения ТЧ и выход элемента задержки ll -й цепи выделения ТЧ подключены к соответствующим входам временного сумматора, выход которого через последовательно соединенные фильтр и фазовращатель подключен ко входу формирователя тактовых импульсов, о т л и ч а ю— щ е е с я тем, что, с целью упрощения устройства путем сокращения числа функциональных элементов при сохранении точности регенерации, введены и дополнительных элементов задержки, при этом выходы порогового решающего блока и элемента задержки 1 -й цепи выделения ТЧ подключены соответственно к первому и второму запрещающему входам элемента запрета ((-1)-й цепи выделения ТЧ непосредственно и через дополнительный элемент задержки.

1167749

Изобретение относится .к технике связи и может быть использовано в комплексе аппаратуры кабельного линейного тракта многоуровневой . цифровой системы передачи.

Целью изобретения является упрощение устройства путем сокращения числа функциональных элементов при сохранении точности регенерации.

На чертеже представлена структурная функциональная схема устройства тактовой синхронизации регене ратора (2n+ 1)-уровиевого цифрового биполярного сигнала.

Устройство тактовой синхронизации регенератора (2п+1)-уровневого цифрового биполярного сигнала содержит преобразователь 1 биполярного сигнала в одноподярный, и пороговых решающих блоков 2 -2> л элементов задержки 31-3, (n-1) элементов эайрета.4 -4„ „, (и-1) дополнительных элементов задержки 51-5<.1, временной сумматор 6, фильтр 7, фазовраща-. тель 8 и формирователь 9 тактовых импульсов.

Устройство работает следующим образом.

Многоуровневый цифровой биполярный сигнал, поступающий с кабельной линии, после усиления и коррекции подается на вход преобразователя 1 биполярного сигнала в однополярный и на входы блока регенерации. На выходе преобразователя 1 образуется последовательность однополярных импульсов разного уровня (выпрямленный многоуровневый цифровой сигнал), амплитуда каждого из которых соответствует одному из И уровней

Х1,2,3,..., q -1, й, используемых в данном цифровом сигнале. Выпрямленный многоуровневый цифровой сигнал подается на входы rl пороговых решающих блоков 2, 2,..., 2 .q, 2 q, пороги срабатывания которых установлены такими, чтобы, выделяемые вершины импульсных посылок разных уровней составляли одну и ту же долю амплитуды минимального (единичного) уровня. В предлагаемом устройстве выделяемые вершины посылок различных .уровней составляют 0,3 от амплитуды посылки единичного уровня, пороги срабатывания элементов 21, 2,...,2 »„ 2 1 установлены согласй но выражению Рх=х-0,3, т.е. 0,7, 1,7,..., л -1,3, л -0,3 соответственно, а выходные сигналы пороговых решающих блоков 2, 2,...,2„.1, 2л представляют прямоугольные импульсы одинаковой амплитуды, передний и задний фронты которых соответствуют моментам срабатывания порогового решающего блока 2 в зависимости от амплитуды посылки, поступающей на его вход.

Поясняют работу устройства на примерах. появления в информационном сигнале посылок максимального (л-ro) минимального (единичного, 1-го) уров15 . ня и одного из средних, например (ll-1)-го уровня. При появлении во входном сигнале импульсной посылки максимального уровня л срабатывают все пороговые решающие блоки 21, 2<. ° . °, 2„ „ 2 „, формируя на выходах импульсы одинаковой амплитуды, но различные по длительности: импульс максимальной длительности порогового решающего блока 2 1 и минимальный, Импульс минимальной дли25 тельности на выходе порогового решающего блока, 21,, однозначно соответствующий в данном случае вершине входной посылки максимального уровня 6, с выхода порогового решающего блока 2 и через элемент задержки

3 и и -й вход временного сумматора 6 " поступает на вход фильтра 7 ° . Кроме того, импульсы с выходов пороговых решающих блоков 22, 2,...,2„ » 2д

Ç5 подаются непосредственно на 1-й запрещающий вход элементов запрета

4< 42, 4„, 4п-1 соответственно, а через элементы 3 и 5, 3 и 5<

3, и 5„ 3 и 5, на 2-й запрещаю40 щий вход элементов запрета 4< 4,...,, 4„, 4„ соответственно. При этом имйульсы с длительностью, превьппающей минимальную (т.е. соответствующую вершине посылки), поступающие

45 24, 22

2> 2. . .,2> 2 2„z ° 2п- на прямые входы элементов запрета 41, 4<, 43, 4„, 4„ 1, не пропускаются на входы временного сумматора 6 и далее на

50 вход фильтра 7. Когда сигнал на выходе преобразователя 1 представляет собой импульсную посылку (0-1)-го уровня, срабатывают пороговые решающие блоки 21,2 ... 2 2„„ со55 здавая на выходах пороговых решающих блоков 21-2 . импульсы длительностью, превышающую минимальную (соответствующую вершине посылки), а на выходе

11677 порогового решающего блока 2„, импульс минимальной длительности,т.е. соответствующий в данном случае вершине посылки (0-1)-го уровня и не срабатывает пороговый решающий блок 5

2 1, отсутствие выходного сигнала с которого разрешает прохождение импульсов с выхода порогового решающего блока 2 я,:(соответствующих в данном случае вершинам посылок (П-1)- 1О го уровня) через элемент запрета 4„», и временйой сумматор 6 на вход-фильтра 7. Запрет поступления выходных сигналов пороговых решающих блоков 21-2 и g с длительностью . пре- 15 .; вышающей минимальную, на вход фильтра.

7 осуществляется идентично с описанным случаем обработки посылок максимального (11 -ro) уровня посредством элементов запрета 4 1 -4„ . Когда в выходном сигнале преобразователя появляется импульсная посылка минимального (единичного, 1-го) уровня, срабатывает только пороговый решающий блок 2 и не срабатывают другие пороговые решающие блоки 2 -2, обеспечивая прохождение импульсов мини49 4 мальной длительности с выхода порогового решающего блока 24, представ.йяющих собой при этом вершины носилок i-го уровня, через элемент запрета 4 и временной сумматор 6 на вход фильтра 7. Итак, на выходах элементов запрета 4), 4>, Q,...,4g.1 и элемента задержки 3 образуются последовательности импульсов одинаковой амплитуды и длительности, соответ- ствующих вершинам импульсных посыпок

Ф

1-го, 2-го, З-го,..., (у1 -1) и fI-го уровня многоуровневого цифрового сигнала, а с выхода временного сумматора 6 на вход фильтра 7 йодается суммарная последовательность импульсов равной амплитуды и длительности, фазовые положения которых совпадают с вершинами .импульсных посылок каждого из возможных уровней в информационном сигнале. Дальнейшая обработка, обеспечивающая формирование последовательнос- тей тактовых импульсов, производится посредством соединенных последова,тельно фильтра 7, фазовращателя

8 и формирователя тактовых .импульсов 9.