Устройство переменного приоритета

 

1. УСТРОЙСТВО ПЕРЕМЕННОГО ПРИОРИТЕТА, содержащее регистр запросов , сдвиговый регистр, дешифратор , шифратор и элемент ИЛИ-НЕ, причем группа информационных входов регистра запросов является группой запросных входов устройства, группа информационных входов дешифратора является группой входов адреса начального приоритета устройства, группа выходов шифратора является группой выходов действующего приоритета устройства , группа выходов дешифратора соединена с группой информационных . входов сдвигового регистра, входы шифратора и элемента ШШ-НЕ подсоединены к соответствующим выходам идентификации адреса действующего приоритета устройства, отличающееся тем, что,с целью повышения быстродействия, в него введен промежуточный регистр, причем выходы сдвигового регистра являются выходами идентификации адреса действующего приоритета устройства, разрешающие входы сдвигового регистра подключены к соответствующим выходам промежуточного регистра, выход последнего раз§СВСОЮЗИГЛЯ - 13 J3 TfJfh .V. ; SnSJMl TEt.A ряда и выход переноса сдвигового регистра подключены соответственно к первому и второму дополнительным информационным входам первого разряда группы информационных входов сдвигового регистра, синхровход и вход установки нуля которого подключен сооГ ветственно к синхровходу и входу установки нуля промежуточного регистра и являются соответственно тактовым входом и входом установки нуля устройства , вьгходы регистра запросов подключены к соответствующим информационным входам промежуточного регистра , выход элемента ИЛИ-НЕ подключен i к разрешающему входу дешифратора и сл является выходом идентификации адреса устройства. 2. Устройство по П.1, отличающееся тем, что каждый i-й разряд сдвигового регистра (, ..., п, где п - число запросов) содержит триггер, элемент ИЛИ, элемент НЕ и два элемента И, причем первый вход элемента ИЛИ является информаК| ционным входом соответствующего разсо ряда группы информационных входов со регистра, выход элемента ИЛИ подсоединен к первому входу первого элемен та И, второй вход которого является разрешающим входом соответствующего разряда регистра, выход первого элемента И соединен с D-входом триггера и через элемент НЕ - с первым входом второго элемента И, второй вход и выход которого а i-м разряде соединены соответственно с выходом элемента ИЛИ разряда и с первым входом элемента ИЛИ (i+1)-ro разряда, второй вход которого соединен с выходом триггера i-ro разряда и является Bbf

(19) (! I):

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5 )4 G 06 F 9 46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОЬЮ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3705911/24-24 (22) 29.02.84 (46) 07.08.85. Бюл. N 29 (72) В.Н, Скоклюк (71) Особое конструкторско-технологическое бюро гибридных интегральных схем с опытным производством (53) 681.325(088,8) (56) Авторское свидетельство СССР

N 547567, кл. С 06 F 9/46, 1976.

Авторское свидетельство СССР

В 1016785, кл. G 06 F 9/46, 1982. (54) (57) 1. УСТРОЙСТВО ПЕРЕМЕННОГО

ПРИОРИТЕТА, содержащее регистр запросов, сдвиговый регистр, дешифратор, шифратор и элемент ИЛИ-НЕ, причем группа информационных входов регистра запросов является группой запросных входов устройства, группа информационных входов дешифратора является группой входов адреса начального приоритета устройства, группа выходов шифратора является группой выходов действующего приоритета устройства, группа выходов дешифратора соединена с группой информационных входов сдвигового регистра, входы шифратора и элемента ИПИ-НЕ подсоединены к соответствующим выходам идентификации адреса действующего приори" тета устройства, о т л и ч а ю щ е— е с я тем, что, с целью повышения быстродействия, в него введен промежуточный регистр, причем выходы сдвигового регистра являются выходами идентификации адреса действующего приоритета устройства, разрешающие входы Сдвигового регистра подключены к соответствующим выходам промежуточного регистра, выход последнего pasряда и выход переноса сдвигового регистра подключены соответственно к первому и второму дополнительным информационным входам первого разряда группы информационных входов сдвигового регистра, синхровход и вход yc— тановки нуля которого подключен соот ветственно к синхровходу и входу установки нуля промежуточного регистра и являются соответственно тактовым входом и входом установки нуля устройства, выходы регистра запросов подключены к соответствующим информа-. ционным входам промежуточного регистра, выход элемента ИЛИ-НЕ подключен к разрешающему входу дешифратора и является выходом идентификации адреса устройства.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что каждый 1-й разряд сдвигового регистра (i=1, Ф и, где п — число запросов) содержит триггер, элемент ИЛИ, элемент

HE и два элемента И, причем первый вход элемента ИЛИ является информационным входом соответствующего разряда группы информационных входов регистра, выход элемента ИЛИ подсоединен к первому входу первого элемента И, второй вход которого является разрешающим входом соответствующего разряда регистра, выход первого элемента И соединен с D- âõîäîì триггера и через элемент НŠ— с первым входом второго элемента И, второй вход и выход которого в i-м разряде соединены соответственно с выходом элемента ИЛИ разряда и с первым входом элемента ИЛИ (i+1)-ro разряда, второй вход которого соединен с выходом триггера i-го разряда и является вьг1171793 ходом i-ão разряда регистра, выход второго элемента И в-го разряда является выходом переноса регистра, второй и третий входы элемента ИЛИ первого разряда регистра являются первым и вторым дополнительными инИзобретение относится к вычислительной технике и может быть применено в устройствах прерывания программ, в устройствах распределения информации, 5

Целью изобретения является повышение быстродействия.

На фиг. 1 представлена функциональная схема устройства переменного приоритета; на фиг. 2 — схема сдви- 10 гового регистра.

Устройство содержит дешифратор 1, регистр 2 запросов, промежуточный регистр 3, сдвиговой регистр 4, элемент ИЛИ-НЕ 5,- шифратор 6, Сдвиговой регистр содержит триггеры 7, элементы ИЛИ 8, элементы И 9 и 10, элементы ИЛИ 11. Кроме того, устройство содержит входы 12 установки адреса начального приоритета, груп- 2р пу запросных входов 13, выход 14 идентификации адреса самого устройства, группу выходов 15 адреса действующего приоритета, группу выходов

1,6 идентификации адреса действующе- 21 го приоритета, тактовый вход 17 и вход 18 установки нуля. Сдвиговый регистр позволяет производить непос,редственную перезапись единицы с информационного входа или выхода в пер. gg вый, следующий за ним разряд, запись в который разрешена.

Устройство работает следующим образом.

Сигналы запросов на обслуживание поступают на входы 13 устройства и согласно их приоритетам фиксируются в соответствующих разрядах регистра 2 запросов, поступая при этом на информационные входы промежуточного регистра 3. Если запрос на выходе регистра 4 отсутствует, то на выходе 14 устройства появляется идентификатор адреса самого устройства приоритета, формационными входами первого разряда регистра, синхровходы и входы установки нуля триггеров всех разрядов соединены соответственно с синхровходом и входом установки нуля регистра. по входам 12 устройства на дешифратор 1 приходит код начального приоритета, с выхода дешифратора 1 сигнал, соответствующий данному приоритету, поступает на соответствующий информационный вход регистра 4. Одновременно на тактовый вход 17 устройства поступает низким уровнем сигнал (переходом с высокого уровня) и информация с входом регистра 3 переписывает" ся на его выходы. Если запросов нет, т.е. на выходах регистра 3 нет ни одного сигнала, соответствующего ожиданию каким-либо внешним устройством прерывания, то на всех разрешающих входах регистра 4 (на вторых входах всех элементов И 9 регистра 4) отсутствует разрешение на запись в разряд, т.е. на Э-входах триггеров информации нет и, когда по входу 17 устройства придет передним фронтом тактовый импульс, записи в регистр 4 не происходит, идентификатор адреса устройства приоритета на выходе 14 устройства остается и цикл записи адреса начального приоритета повторяется до тех пор, пока не придет хоть один запрос. Если запрос есть, то на одном из разрешающих входов триггера

4 появляется сигнал разрешения записи в соответствующий разряд регистра 4. Если сигнал, соответствующий коду начального приоритета, проходит на информационный вход того разряда регистра 4, где есть разрешение за запись в разряд от регистра 3, то через элементы ИЛИ 8 и И 9 он проходит .на 0-вход соответствуюп(его триггера 7. Одновременно через элемент

НЕ 11 запирается элемент И 10, запирая при этом через. элементы ИЛИ 8 и

И 10 следующих разрядов их (разрядов) элементы И 9 и запрещая этим самым запись в остальные разряды регистра. з 1i 71

Если разрешение на запись в разряд, которому соответствует код начального приоритета, отсутствует (на выход - элемента И 9 — "0"), то через элементы ИЛИ 8 и И 10 поступает запрос на запись в следующий разряд, Если и там разрешение на запись на входе элемента И 9 отсутствует, то запрос на запись поступает в следующий разряд до тех пор, пока не будет 10 запроса на запись в разряд на входе элемента ИЛИ 8 с элемента И 10 предыдущего разряда и разрешения на запись на входе элемента И 9 текущего разряда. При этом (аналогично 15 первому случаю) через элементы НЕ 11 и И t0 запрещается запись в остальные разряды регистра 4. По приходу на вход 17 устройства (синхровход регистра 4) передним фронтом такто- щ вого импульса происходит перезапись информации с входов триггеров 7 ре793 4 гистра 4 на выходы, на одном из которых, соответствующем разряду, на

D-входе триггера которого установлена единица, появляется сигнал, идентифицирующий адрес действуюшегo приоритета, который поступает на выходы

16 устройства, входы элемента ИЛИ-HF.

5, снимая идентификатор самого устройства с выхода 14 устройства и сигнал, соответствующий коду начального приоритета, с выхода дешифратора 1. На выходах 15 шифратора 6 появляется код адреса действующего приоритета.

Перезапись идентификатора адреса действующего приоритета в другой разряд регистра 4 происходит аналогично его первоначальной записи с той лишь разницей, что первая единица на вход элемента ИЛИ 8 приходит не с дешифратора 1, а с выхода триггера 7 предыдущего разряда.

1171793

Составитель Г. Пономарева

Редактор Л. Гратилло ТехредЛ.Мартяшова Корректор В. Бутяга

Заказ 4864/41 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4