Микропроцессорная система

 

МИКРОПРОЦЕССОРНАЯ СИСТЕМА, содержащая микропроцессор, запоминающее устройство и периферийное устройство , причем информационные входы-выходы запоминающего и периферийного устройств через информационную шину соединены с информационным входом-выходом микрокомпрессора, адресный выход которого соединен через адресную .шину с адресными входами запоминающего и перифериГжого устройств, отличающаяся тем, что, с целью упрощения, она содержит первый и второй формирователи сигналов Чтениезапись , к первым входам которых поключер; в1)Гход разряда адресного выхода микр(.1Т1ро1де(.:сора, управляющие выходы считьтанием и записью периферийН (П I запоминающего устройств которого гт1.1Лк:1Юк:11Ы соответственно к BTopbw 1 тр(-|ч,и--1 входам первого и второго формирователей ст гналон Чтение-запись, управляю1иие выходы считыванием и записью тапомиткчющего устройства микропроцессора подключены соответственно к четвер-л/ч-гхи пятому вxoдa i первого формирователя сигналов Чтение-запись, первый и второй ВЫХОДЬ которого ПОДКЛЮЧ1:(М соответственно к управляющим вхолам считыванием п записью периферийН.::го устройства, первь й и второй выхгЛы второго формирователя сигналов Чтение-запись подключоны соответственно к управляюши входам считывание:-; и записью запоминающего устройства , первый формирователь ситналов Чтение-запись содержит два элемента И и два элемента iUD-l, причем первый вход первого формтфовате.ля сиг KasiEbj налов Чте;Ие-зап сь подключен к первым входам первого и второго элементов И, выходы которых подключены соответствечно к вторым входам первого и второго элементов ИЛИ, вторые входы которых н: вторые входы первого и второго элементов И подключены соответст1 енно к второму, третьему, четвертому и пятому входам первого формирователя сигналов Чте , первый и второй выходы ние-запись которого являются выходами первого и второго элементов ИЛ1-} соответственно , второй формирователь сигналов Чтение-запись содержит элемент И-НЕ и два элемента И, первьш вход второго формирователя сигналов Чтение-запись через элемент И-НЕ подключен к первым входам первого и второго элементов И, к вторым входам которых подключены соответственно второй и третий входы второгс борми

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

«а «1> (ЯМ G 06 F 15 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H flATEHTY

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3334252/24-24 (86) РСТ/HU/81/00001 15.01.81 (22) 16. 09. 81 (31) 83/30 (32) 17.01.80 (33) HU (46) 07.08.85. Бюл. Vi 29 (72) Иван Адоньи, Эндре Фаркаш, Дьюла Хегедю»ц, Аттила Керменди, Иштванне Мадьороши, Геза Молнар, Силард !»1аш, Ласло Шеллер, Лайош

Такач и Дьердь Витез (HU)

Телефа!»дьяр (HU) (53) 68|.325(088.8) (56) Ирангишнили И.В. Микропроцессоры и микро-ÝÂÌ. М., Энергия, 1979, с. 33-38, рис. 1-4, 1-9.

Руководство для пользования микрокомпьютерными системами ИНТЕЛ 8080, 1975, т. 9, с. 3 8, рис. 3 9 ° (54) (57)»IIIKPOIIPOIIECCOPHA51 СИСТЕМА, содержащая микропроцессор, запоминающее устройство и периферийное устройство, причем информационные входы-выходы запоминающего и периферийного устройств через информационную шину соединены с информационным входом-выходом микрс компрессора, адресный выход которого соединен через адресную шину с адресными входами запоминающего и периферийного устройств, о т л ич а ю:ц а я с я тем, что, с целью упрощения, а»а содержит первый и второй формирователи сигналов Чтениезапись, к первым входам которых поключек нынад разряда адресного выхода микропроцессора, управляющие

ВЫХаДЫ CЧИть!НЯНИСеМ И ЗЯПИСЬЮ ПЕРИ ферийн. г. Il .»япамикяющега устройств катарага ;».дк !»с» сны соответственно к втс»рьг» !. -:p ь!1 входам первого H второго формиранате:!c»I с!и-калан

Чтение-запись, управ.»яюшис выходы считыванием и записьн .»яг.аминяю!цего устройства !»I!KpoT»po»TeccoI»a псдклачекы соответственна к четнс р:, .".. и пятому входам первого фармир; .,1òc»1!I сигналов Чтение-зя»»ись, пер»III» и второй выходы которог0 падключ соатнетстне:- на к управ:»яющим нхадс»ь» счиь ьIванием I» записью перифеI»I»11!Ic . о

УСтРайСтва, ПЕРНЬ»й И 1»таРай !»1!Хсц Ь!

BTopcI а фармиро!»;31 t1ля Г I»I калан

ll

Чтение запись TIc, TK Iк» гель! с сот»»cT стзенна к упpàT».1ÿ.îëим E»ходам считы— вякнем I» записью запоминаю!цега уc T

poéIcTêà, первый сьс»рь»:»ронятсл» с !»11»ялов

"Чтение-запись" coдержит двя э IPMPII та И и дна элемента ИЛИ, г.ричем пер— вьгй вход первого фармираняте:»я сиг—

ll налан Чте;:.ие-загп»c» палключе и к первым входам первого I»»Tnpагс элементов И, выходы которых пс дклю— чены соответственна к нтар»гм входам первого и вторага элементов ILlIII, вторые входы KQTopI;D: и вторые входы первого и второго элементов И падклю»ены соответственна к нтсраму, третьему, четвертому и пятому нходам первого формирователя cèãíàëo»» Чте— ние-запись, первы!» и второй выходы которого являются выходами первого и второго элементов И.;III соответственно, второй формирователь сигна-,oí

tl ll

Чтение-запись содержит элемент

И-НЕ и дна элемента И, причем перньп» вход нтарага формирователя с!»гналан

"Чтекие-запись" через элемент И-HF. подключен к первым нхапам пернагo и второго элементсв И, к вторы » нхс»дям которых подклк»чань» саатнетст»»c!!!Io второй и третий входы нторс»гс» сьарь»!»1172455

С СС})}!Сй СИ! первого фсрГ НИЕ -! BBHC.Ь

ГО ф.)Pb!HPO})

1>

"-.ÏHÑ Ü рсвателя сигналов i<:. е.{ие — запис ь

ВЫХОДЫ KOTOPÚ|Õ ЯВЛЯЮТСЯ СООТВЕТСТВЕН

ИЗ;:: !) Е . - HHB ОТНОСИ, ". i . . ВЫЧИСЛИВ Н )й ТЕХ;-IИКE МОЖЕТ ОЬГГE> ИСПОЛЬ э oBа}io г}р!, o çäà !-.И(! Вь(чи ли! е,}b}!Ых

СИСТЕ:1 !) а-..) !}ИЧНО: Э Н» 3 Н аЧ" НИ)1 . !елью 11Э ос! p. Eн!ия является ) прОIце—

:::.К! :.: .: Е;-1 .!! . lI! O,, »!Iа1»ЕМа- Я С}1СТ: "}а Дав Г ВОЗМОЖ нсст" Bp .:Ла }и данньс),:. ежду микропро-!.;ес сс,30м и и;)pHAc »1)ий!!}>}ми У1- г}3ойст-ва ми на Г}рстяжснии времени прогn}184 В соотв; т! Твин с }екущимн зап; осами как обычным г ;тем„т.-.к H llv! ем использованин периферийных "-,:-:поминающих

T Boric . в пол"i1)-")! I! Ãn }аря этому !

3:тти}}ал} }}о! Время I!p} г эна и размеше—

rI H! "1!}фср}.! }}1}}и в 1,11"с)минаю}цем уст— !

)О} .с ",с., ll})i)pp }. мь}, вьп}олненпые для .- э;;- .- .:.1!}х с» . .г; )!, мог г» быть исполь 10 ii}н ., !)1) 11!) О, }Ге -мсй cH ) ге))ь}, )(13, т!Э» n, !.:! и, ).е;,1;! !, с, у! к:)F 3 а!пагт н Е! н О е )! p О г }) а мм} ..;3 с в а н и !", ч I о и с) ни

}л" ...Е-)-„,ю!!» За !

la фи,, изобра)кс.н,. блок-схем,"I}3ñ. Д. т ае! !Ой .! н! Ро!IР О!Iе

ТЕЬ;т;;: Н фHE . 3 — С„": ЕМС! !11 мир!!в!1тс!)Iя с !11 }!а)to!, фи — схема в!Оро

- еля; .:. н»: Ов !Чтение — з ис- и;-;: одержит м}1}срс)процесс Ор 1, З. залом}! Паю::}с е 1 c Tp o! c "во 21 периферийустройст}) о 3.;с.рвый и вторс)й 5 фср миро натo-.!и сигналов Чт .»Ие-запись адресный выход !) Мик!3оп}30цес сора, инф! рмационный вход-выход 7

35 микропрс}}ессора, управляющий выход 8 считыванием из за ГIО минающе ГО уcTpoH

cTBi1 микропроцессор», управляющий выход 9 записью в запоминающее устройс тво микропроцессора, управляющий

4О

Выход 10 считывания из периферийногo устройства микропроцессора, управляющий выход 11 записью B периферийное устройство микропроцессора, управляющие входы с ч .тыванием 12 и

45 з апис ью 13 запоминаю)цегс устрои тв а и упра}1!}яющие входы считыванием 1 А и ",àïèñüþ 15 периферийного устрой-ства.

ЧО пеpBbw и BTopbIM ВыхОдами фсрми рователя сигналов Чтение-запись

Первый формирователь сигналов !! Чтение — запись содержит два -..-Iib! E.:— .-:-та П l6 и два элемента ИЛИ 17, В ороН. формирователь сигналов "Чтение--з;— пись содержит элемент H-HE l8 и два элемента И 19.

Предлагаемая система работает следукщим образом.

Передача данных через информационный вход-выход 7 микропроцес: ора системы осуществляется стандартным образом и содержание адресной информации на выходе 6 микропроцессор;. обычным образом определяет идент..— фикаторы элементов в системе, адреса., Различие между известными сис"емами и предлагаемой микропроцесс}.рнсй cHcòåìoé заключено в следующ!1..

1! Г,! !!

}»!СТИННО(- ЛОГИ1}ЕСКСЕ СОСТСЯН !»Е выбранного выхода разряда адресн! гс выход» 6 микропроцессора, блокирует через первый вход второго ф! рмHpi.зателя 5 появление сигBàëo}) HB первом, втором его вьгходах л разблокирует через первый вход первого фсрмировате.:}я Й} появление сигнал!)в на первом и втором его выходах, Сигналы с четвертого и пятсг: входов первого формирователя 4 и )являются в любом случае независимо ст логическсгс состояния выбранного выхода 13 на первом и втором его выходах. таьим !3бразом, микропроцессор управляет периферийным устройством с тем, -.тобы кроме входных †выходн команд дейс гвовали также командь Обращения к запоминающему устройству, относящиеся к адресам, для которых логическое состояние избранногс выхо11 11 да .1 3 является истинным

Ес:IH же логическое состояние выбранного ьыхода 13 микропроцессора является ложным", сигналы на втором и третьем выходах второго формирователя 5 появляются на его первом и втором выходах, в то же время тo! ж.

1172455 выбранный выход 13 блокирует через первый вход первого формирователя 4 появление сигналов на первом и втором его выходах. Таким образом, система пригодна для передачи данных между микропроце=сором 1 и запоминающим устройством 2 и периферийным устройством 3.

Если предлагаемая микропроцессорная система работает с программами, напк; анчыми для известных систем, причем периферийный блок выполняет свое первоначальное назначение, то обмен информацией производится через аккумуляторный регистр микропроцсссора, Если однако периферийный блок используется в качестве блока памяти, тогда передача информации может производиться через любой регистр микропроцессора, также и через аккумуляторный регистр в зависимости от программы.

Our c

Составитель Л. Логачева

Редактор А. Шишкина Техред Л.Микеш

Корректор С. Шок.. ар

Заказ 4924/57

Тираж 710

Подпис ное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП "Патент", г, Ужгород, ул. Проектная,