Устройство для сопряжения цифровой вычислительной машины с устройством ввода изображений

 

УСТРОЙСТВО ДДЯ СОПРЯЖЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С УСТРОЙСТВОМ ВВОДА ИЗОБРАЖЕНИЙ, содержащее блок связи с цифровой вьгаислительной машиной, блок буферной памяти , мультиплексор, регистр приема, регистр адреса записи, счетчик адреса считьгоания, блок управления, причем входы-выходы блока связи с цифровой вычислительной машиной подключены к каналу цифровой вычислительной машины, информационный вход регистра приема образует информационный вход устройства, первая группа управляющих входов-выходов блока управления образует управляющий вход-выход устройства, выход регистра приема соединен с информационным входом блока буферной памяти , выход которого соединен с информационным входом блока связи с цифровой вычислительной машиной, группа управляющих входов-выходов которого соединена с второй группой управляющих входов-выходов блока управления, первый выход которого соединен с входом режима блока буферной памяти, разрешающий вход которого соединен с вторым выходом блока управления, третий выход которого соединен с управляющим входом мультиплексора, выход которого соединен с адресным входом блока буферной памяти, четвер-; тый выход блока управления соединен с установочным входом счетчика адреса считывания, счетньй вход которого § соединен с пятым выходом .блока управ (Л ления, щес1;ой выход которого соединен с входом записи регистра памяти, первый информационный вход мультиплексора соединен с выходом счетчика адреса считывания, седьмой выход блока управления соединен с входом записи начального адреса регистра адреса записи, вход управления записью адреса которого соединен с восьмым выходом блока управления, первый информационный вход регистра адреса записи соединен с информационным выходом блока связи с цифровой вычислительной машиной, отличающееся тем, что, с целью расширения функциональных возможностей за счет осуществления геометрической нормализации изображений при вводе в цифровую вычислительную машину, в него введены три селектора, два сумматора, два регистра коррекции, бло дополнительной памяти, два счетчика, два блока сравнения , регистр количества строк, реверсивный счетчик, триггер, эле-

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК уц4 С 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3676889/24-24 (22) 22.12.83 (46) 30.08.85. Бюл. Ф 32 (72) В.В. Веселовский, В.М. Гриць и Б.С. Масленников (53) 681.327.7(088.8) .(56) Гришин М.П. и др. Автоматический ввод и обработка фотографических изображений на ЭВМ. М., Энергия, 1976, с. 152.

Прангишвили И,В. и др. Параллельные вычислительные системы с общим управлением. М.:Энергоатомиздат, 1983, с. 94, 101, 115.

Адасько В.И. и др. Устройства ввода-вывода современных вычисли— тельных машин. M. Энергия, 1971, с. 78. (54) (57) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С

УСТРОЙСТВОМ ВВОДА ИЗОБРАЖЕНИЙ, содержащее блок связи с цифровой вычислительной машиной, блок буферной памяти, мультиплексор, регистр приема, регистр адреса записи, счетчик адреса считывания, блок управления, причем входы-выходы блока связи с цифровой вычислительной машиной подключены к каналу цифровой вычислительной машины, информационный вход регистра приема образует информационный вход устройства, первая группа управляющих входов-выходов блока управления образует управляющий вход-выход устройства, выход регистра приема соединен с информационным входом блока буферной памяти, выход которого соединен с информационным входом блока связи с цифровой вычислительной машиной, группа

„„Я0„„1176339 управляющих входов-выходов которого соединена с второй группой управляющих входов-выходов блока управления, первый выход которого соединен с входом режима блока буферной памяти, разрешающий вход которого соединен с вторым выходом блока управления, третий выход которого соединен с управляющим входом мультиплексора, выход которого соединен с адресным входом блока буферной памяти, четвер-, тый выход блока управления соединен с установочным входом счетчика адреса считывания, счетный вход которого соединен с пятым выходом блока управления, шестой выход которого соединен с входом записи регистра памяти, первый информационный вход мультиплексора соединен с выходом счетчика адреса считывания, седьмой выход блока управления соединен с входом записи начального адреса регистра адреса записи, вход управления записью адреса которого соединен с восьмым выходом блока управления, первый информационный вход регистра адреса записи соединен с информационным выходом блока связи с цифровой вычислительной машиной, о т— л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет осуществления геометрической нормализации изображений при вводе в цифровую вычислительную машину, в него введены три селектора, два сумматора, два регист. ра коррекции, блок дополнительной памяти, два счетчика, два блока сравнения, регистр количества строк, реверсивный счетчик, триггер, эле1 763 мент ИЛИ, элемент НЕ, причем девятый выход блока управления соединен с установочными -входами первого и второго регистров коррекции, выходы которых соединены с первыми входами первого и второго сумматоров соот ветственно, вторые входы которых сое" чинены с первым и втЬрым выходами регистра адреса записи соответственно, второй и третий информационные входы которого соединены с вторым и третьим информационными входами мультиплексора и с выходами первого и второго сумматоров соответ« ственно, второй выход регистра адреса записи соединен с входом первого селектора, выход которого соединен с первым входом элемента ИЛИ и с входом прямого счета реверсив-ного счетчика, вход обратного счета которого соединен со счетным входом первого счетчика и с выходом второго селектора, вход которого соединен с выходом счетчика адреса считывания, четвертый выход блока управления соединен с первым нулевым входом триггера, выход которого соединен с входом разрешения считывания блока управления, десятый выход которого соединен с входом режима блока дополнительной памяти, вход разрешения выборки каторого соединен с одиннадцатым выходом блока управления, двенадцатый выход которого соединен со счетным входом второго счетчика, выход которого соединен с адресным входом блока дополнительной памяти, первый и второй выходы которого соединены с информационными входами первого и второго регистров . коррекции соответственно, информационный выход блока связан с цифровой вычислительной машиной соединен с информационными входами блока дополнительной памяти и регистра количества строк, выход которого соединен с первыми входами первого и второго блоков сравнения, вторые входы которых соединены с выходами реверсивного счетчика и первого счетчика соответственно, установочный вход которого соединен с тринадцатым выходом блока управления, четырнадцатый выход которого соединен с установочным входом реверсивного счетчика, вход записи регистра количества строк соединен с пятнадцатым выходом блока управления, шест надцатый выход которого соединен с вторым входом элемента ИЛИ, выход ко торого соединен с установочным входом второго счетчика, выход первого блока сравнения соединен с входои элемента НЕ и единичным входом триггера, второй нулевой вход которого соединен с выходом третьего селектора, первый и второй входы которого соединены с выходами элемента HE u второго блока сравнения соответственно, при этом блок управления содержит два входных регистра, регистр управления, регистр текущего адреса, регистр следующего адреса, выходной регистр, блок дешифрации команд, буферную память микрокоманд, блок распределения синхроиипульсов, узел управления обменом, состоящий из трех элементов И, элемента HE двух элементов задержки, элемента -HE, триггера и элемента И-ИПИ-НЕ, причем первый, второй входы первого входного регистра, первый, второй выходы бу" ферной памяти микрокоманд образуют первую группу управляющих входоввыходов блока управления, третий выход буферной памяти микрокоманд, информационный вход второго входного регистра, третий, четвертый входы первого входного регистра, первые входы первого и второго элементов

И узла управления обменом, тактовый вход и вход пуска блока распределения синхроимпульсов образуют вторую группу управляющих входов-выходов блока управления, пятый вход первого входного регистра является.входои разрешения считывания блока управления, четвертый и пятый выходы буферной памяти микрокоманд являются первым и вторыи выходами блока управления, выход выходного регистра являет» ся третьим выходом блока управления, с шестого по восемнадцатый выходы буферной памяти микрокоманд являются с четвертого по шестнаддатый выходами блока управления соответственно, при этом ь блоке управления выходы первого, второго входных регистров и регистра текущего адреса соединены с первым, вторым и третьим входами блока дешифрации команд соответственно, первый и второй выходы которого соединены с информационными входами регистра управления и регистра следующего адреса соответственно, выход которого

1176339

10 соединен с информационным входом регистра текущего адреса, синхровход которого соединен с первым выходом блока распределения синхроимпульсов, второй, третий, четвертый и пятый выходы которого соединены с синхровходами блока дешифрации микрокоманд, регистра следующего адреса регистра управления и буферной памяти микрокоманд соответственно, девятнадцатый выход которой соединен с входом выходного регистра, шестой и седьмой выходы блока синхронизации соединены с синхровходами первого и второго входных регистров соответственно, группа выходов блока дешифрации микрокоманд соединена с группой адресных входов буферной памяти микрокоманд, выход регистра управления соединен с разрешающим входом блока распределения синхроимпульсов, выход конца команды которого соединен с

Изобретение относится к вычислительной технике, в частности к системам обмена информацией между устройствами ввода и основной памятью цифровой вычислительной машины (ЦВМ) и может применяться для ввода изображений с промежуточного носителя информации или для непосредственного ввода изображений в ЦВМ от устройства ввода иэображений.

Цель изобретения — расширение функциональных возможностей за счет осуществления геометрической нормализации изображений при вводе их в ЦВМ.

На фиг. 1 приведен пример, поясняющий в упрощенном виде принцип геометрической нормализации; на фиг. 2— блок-схема предлагаемого устройства; 2О на фиг. 3 — схема блока связи с ЦВМ на фиг. 4 — схема блока управления; на фиг. 5 — временная диаграмма работы блока управления; на фиг. 6 — пример исполнения узла управления обменом. первым входом третьего элемента И и входом элемента НЕ узла управления обменом, первый вход и выход элемента И-ИЛИ-НЕ которого соединен с входом-выходом блока распределения синхроимпульсов, при этом в узле управления обменом второй вход элемен та И-ИЛИ-НЕ соединен с выходом элемента И-НЕ, первый вход которого соединен с выходом первого элемен та задержки, второй вход элемента И-НЕ соединен с выходом третьего элемента И и входом второго элемента задержки, выход которого соединен с нулевым входом триггера, единичные выход и вход которого соединены с вторым входом третьего элемента И и выходом второго элемента И соответственно, второй вход которого соединен с выходом элемента НЕ, выход первого элемента И соединен с входом первого элемента задержки.

Устройство для сопряжения содержит (фиг. 2) блок 1 связи с цифровой вычислительной машиной, блок 2 буферной памяти, регистр 3 приема, мультиплексор 4, второй селектор 5, первый селектор 6, первый и второй сумматоры

7 и 8, счетчик 9 адреса считывания, первый регистр 10 коррекции, регистр

11 адреса записи, второй регистр 12 коррекции, блок 13 дополнительной памяти, второй счетчик 14, элемент НЕ 15, третий селектор 16, триггер 17, элемент ИЛИ 18, первый блок

19 сравнения, второй блок 20 сравнения, реверсивный счетчик 21, регистр

22 количества строк, первый счетчик

23, блок 24 управления, устройство

25 ввода, шины 26 сопряжения с ЦВМ, шины 27 управления, информационные шины 28, информационные шины 29, упраалнонуи инну 30 (зались, чтение), шину 31 "Разрешение выборки", шины

32 управления мультиплексором 4, шину

33 начальной установки счетчика 9, шину 34 модификации счетчика 9, шину

35 начальной уста бровки регистров

1176

l0 и 12, шину 36 записи начального адреса в регистр 11 с. шин 29, шину

37 записи адреса записи из сумматоров

7 и 8 в регистр ll шины 38 и 39 кода операции и разрешения выборки соот- 5 ветственно, шину 40 Разрешение считывания из блока 2",шину 41 модифика-, ции счетчика 14, шинй 42 и 43 начальной установки счетчиков 23 и 21, шику

44 записи информации с шин 29 в регистр 22, шину 45 начальной установ-, ки счетчика 14, шины 46 для передачи

I сигналов управления между устройством 25 ввода и блоком 24 управления.

Блок 1 содержит (фиг. 3) триггер .47 готовности, выходные элементы И 48, счетчик 49, счетчик 50 адреса, регистр

51 данных» триггер 52 запроса на обмен, регистр 53 команды, входные элементы И 54-57> селектор 58» ши- ны 59 выбора устройства, шины 60 управления, шину 61 запроса ка прерывание, адресные шины 62, входные шины 63 данных, выходные шины 64 данных, шину 65 "Запрос принят"» шину 66 "Запрос в ЦВИ на .обмен", управляющие шины 67-71.

Блок 24 управления содержит фнг. 4 ) входной регистр 72, блок

73 дешифрации команд, выполненный на программируемой логической матрице, буферную намять 74 микрокоманд выходкой регистр 75, входной регистр

76, регистр 77 управления, регистры

78, 79 соответственно текущего адре- 35 са и следующего адреса,узлы 80 и 81 управления обменом» блок 82 распределения скнхроимпульсов, управляющие шины 83-87 вход 88 "Пуск",выход 89 конца команды .

При поступлении сигнала с соот- 40 ветствующего выхода регистра 77 управления (признак "Конец команды") узел 81 переходит в состояние готовности приема информации. Если на входе узла 81 появляется сигнал, свиде- 45 тельствующий о наличии информации на входах регистра 72, узел 81 вырабатывает сигнал, стробирующий прием информации в регистр 72, Блок 1 связи с ЦВМ предназначен 50 для связи с процессором и оперативной памятью ЦВМ; блок 2 буферной памяти — для буферизации поступающей информации, мультиплексор 4— для годключения к адресным входам Ы блока,2 буферной памяти адреса считывания илн адреса записи, первый селектор 6 — для формирования сигна

339 4 ла "Конец ненормализованной строки второй селектор 5 — для формирования сигнала "Конец нормализованной строки". (На вход селектора 5 и 6 подается п младших разрядов счетчика 9 и регистра 11 соответственно, где Ь вЂ” число разрядов, определяемых длиной строки).

Первый и второй. сумматоры 7 и 8 служат для формирования адреса записи в блок 2 буферной памяти; первый и второй регистры 10 и 12 коррекции — для хранения величины коррекции элемента иэображения по оси 1 и оси X соответственно; регистр ll адреса записи — для хранения текущего адреса записи в блок 2, блок 13 дополнительной памяти — для хранения слов коррекции, второй счетчик 14 - ppys формирования адреса считывания или адреса записи для блока 13; первый блок 19 сравнения предназначен для формирования сигнала "Число строк в буферном блоке равно илн . больше заданного", второй блок 20 сравнения предназначен для формирования сигнала "Число нормализованных строк, считанных из буфера, равно заданному".

Реверсивный счетчик 21 предназначен для подсчета количества строк, хранящихся в блоке 2; регистр 22— для задания минимального количества строк необходимого для нормализации; первый счетчик 23 — для подсчета количества нормализованных строк, считанных из блока 2; информационные шины 29 — для загрузки устройства исходной информацией; шина 30 кода операции (запись» чтение) — для задания режима работы блока 2; шина 31 разрешения выборки — для запуска блока 2; шина 32 управления мультиплексором 4 — для управления подключением к блоку 2 адреса считывания или адреса записи, шины 38 и 39 кода операции и разрешения выборки соответственно — для управления блоком

23 аналогично шинам 30, 31.

Счетчик 49 предназначен для задания объема данных для ввода в ЦВИ ипи вывода из ЦВМ; счетчик

50 адреса — для хранения и модификации адреса оперативной памяти ЦВМ, регистр 51 данных — для хранения данных при вводе в ЦВМ или выводе из ЦВМ; селектор 59 — для разрешения!

176339

30 подачи сигналов управления из ЦВМ устройство; входные регистры 72 и 76 предназначены для записи начального адреса микропрограммы и для поступающих извне условий, Программируемая логическая матрица 73 предназначена для хранения мик- ропрограммы работы устройства; память

74 — для хранения микрокоманд. 10

Выходной регистр 75 служит для преобразования импульсных сигналов в потенциальные, необходимые для управления мультиплексорами 4; регистр 77 управления — для хранения кода признаков режима работы внутренних схем блока 24 управления; регистры 78 и 79 текущего адреса и следующего адреса микрокоманды соответственно — для реализации формирования последовательности микрокоманд; узлы 80 и 81 управления обменом — для органиэации асинхронного приема информации во входной регистр. 72.

Шины 46 включают в себя (фиг. 4) шину 83 пуска устройства 25 ввода, шину 84 останова устройства 25 ввода, шину 85 для передачи от устройства ввода сигнала "Начало строки"; шину 86 для передачи от устройства ввода сигнала сопровождения элемента изображения.

Блок 1 работает следующим образом. 35

При подготовке к обмену в счетчик

49, заносится объем данных, в счетчик 50 — адрес оперативной памяти

ЦВМ, начиная с которого необходимо вводить в ЦВМ или выводить из ЦВМ информацию. Запись в счетчики 49 и

50 регистры 51 и 53 осуществляют сигналами с селектора 58, которые форми-. руются из сигналов управления на шине

60 при наличии сигнала выбора на шине 59.

Цикл обмена данными начинается с получения команды в регистр 53. Дешифрацию команды осуществляет блок

24 управления, который выдает в блок 50

1 сигналы запроса на обмен по шине

69, которая входит в состав шин 27 управления.

Сигнал на шине 69 устанавливает в единичное состояние триггер 52, в результате в ЦВМ по шине 66 выдается сигнал запроса на обмен. Затем осуществляется одна пересылка информации по адресу в счетчике 50.. При выводе иэ ЦВМ селектор 58 осуществля. ет запись информации в регистр 51 с шин 63 через элементы И 56, при вводе в ЦВМ селектор 58 осуществляет выдачу информации из регистра 51 на шины 64 через выходные элементы И 48.

С приходом от ЦВМ ответного сигнала по шине 65, осуществляется модификация счетчиков 49, 50 и сброс триггера 52. Как только счетчик 49 станет равным нулю, устанавливается в единичное состояние триггер 47 и в ЦВМ выдается запрос на прерывание по шине

61. Когда прерывание осуществится, триггер 47 сбрасывается сигналом от селектора 58 при наличии соответствующих сигналов на шинах 59 и 60.

Логика работы узла 80 такова, что сигнал на выходе узла. 80 формируется иэ сигнала, поступающего по шине 71, илн иэ сигнала, поступающего по шине 89 "Конец команды".

В первом случае сигнал с шины 71 проходит на выходе узла 80 при наличии логической единицы на шине 89 с задержкой, достаточной для записи команды в блок 1 (в регистр 53), т.е. это случай ожидачия блоком

24 управления команды из ЦВМ. Во втором случае сигнал с шины 89 проходит на выход узла 80, если ранее была принята новая команда в блок 1 (в регистре 53) и в момент поступления команды блок 24 управления бып занят обработкой предыдущей команды. Микропрограмма выполнения вновь пришедшей команды будет запущена по сигналу

"Конец команды" на шине 89.

Блок 82 распределения синхроимпульсов предназначен для формирования внутренних сигналов, стробирующих блок 73, выходной буфер 74, регистры 76-79, узел 81, Режим работы блока 82 задается сигналом, поступающим извне по шине 87.

Блок 24 управления (фиг. 4) реализован на микросхеме К580ИК1 (кроме узла 80 и регистра 75).

Блок 24 управления работает следующим образом (фиг. 5)

Сигнал логического нуля на входе

88 "Пуск" устанавливает в исходное состояние блок 82, обнуляются регистры 76 и 78, íà выходе 89 "Конец команды" устанавливается уровень логической единицы и блок 24 переходит

11763 в состояние ожидания приема информации.

При поступлении сигнала по шине

71 осуществляется запись информации во входной регистр 72 и сброс сигнала "Конец команды" на шине 89. Прием новой информации в регистр 72 возможен только при устанОвлении на выходе 89 уровня логической единицы. При наличии уровня логической единицы 10 на входе 87 блока 24 управления и, если микрокоманда сформирована происходит выдача этой микрокоманды.

По отрицательному фронту на входе

87 осуществляется "подброс в единя- 15 цу" потенциала на выходах буфера 74 н начинается формирование следующей микрокоманды. Если в сформированной микрокоманде имеется признак "Конец команды", то по отрицательному фрон- 20 ту на шине 87 устанавливается уровень логической единицы на выходе

89 "Конец команды". Блок 24 управления переходит в режим ожидания приема информации в регистр 72. 25

Принцип работы предлагаемого устройства заключается в следующем.

Изображение представляет собой матрицу NxN элементов М вЂ” количество строк, N — количество столб- 30 цов). Элементами матрицы являются коды яркостей, На вход устройства поступает последовательность строк матрицы изображения.

Коррекция геометрических-искаженна (геометрииеакая нормаииеацият заключается в следующем. Для калдого элемента исходного иэображения с координами (х,, у ) находятся его координаты в преобразованном изобра- 40 женин (Х„, У ), которые определяются по методу итерации, т.е. координаты каждого элемента на нормализованном изображении определяются по координатам предыдущего 45 элемента Х;=Х.; +6Х,мр У =У1,>AY, где дХ вЂ” величина смещения элемента

1 изображения на заданное число столбuoaе д у - на заданное целое число

Ф строк. 50

Зная величины дХ ду для кажр дого элемента изображения, можно s темпе поступления элементов изображения осуществлять геометрическую йормапизацию изображения. Последова- 55 тельность 1IХ,, ду для каждого элеI ,мента изображения вычисляется sapa ее.

39 8

Таким образом, очередной элемент изображения, поступивший в устройство, должен записываться в буферный блок по ад есу (А,„+дч )2 +(Ax+4Õ где А — текущий адрес строки матрицы изображения;

А +ду - следукяций адрес строки матрицы изображения;

А — текущий адрес столбца .матрицы изображения;

А„+6Х, — следующий адрес стОлбца матрицы изображения; ш — логарифм по основанию 2 от длины строки.

В буферном блоке формируется нормализованное изображение. Считывание из буферного блока осуществляется в естественном порядке.

Устройство работает следующим образом.

Процесс обмена информацией между оперативкой памятью ЦВМ и устройством ввода включает этапы подготовки обмена, начала обмена, непосредственно обмен, завершение обмена.

Этап подготовки обмена осуществляется по командам, которые поступают в блок 24 управления по шинам 27.

Блок 24 управления, выполняя команды, осуществляет подготовку устройства к работе.

На этапе подготовки к обмену обнуляются счетчик 9 и триггер 17 сигналом, поступающим по шине 33, счетчик 14 дополнительной памяти — сиг.налом, поступающим по шине 45, счетчики 21 и 23 — сигналами, поступающими по шинам 43 и 42, В регистр 22 заносится минимальное количество строк (N© . фиг. 1), необходимое для формйрования нормализованного фрагмента изображения. В регистр 11 адреса записи заносится с шин 29 начальный адрес записи сигналом, поступакяцим по шине 36, Начальный адрес записи зависит от характера геометрических искажений и определяет я таким образом, чтобы порядок записи любой строки в блок 2 был единообразным, т.е. осуществлялся одинаково для всех строк по одной последовательности слов коррекции. Слово коррекции включает в себя АХ, и АХ для одного элемента иэображения. Например, еспи первый и последний элементы йормалиэованной строки должны быть

1176339

55 записаны в одной нормализованной строке (фиг. 1), то начальный адрес записи должен быть равным 2 -1, где n - разрядность регистра 11. Для данного случая первое слово коррекции будет содержать A.Х=1 и ЬУ=1.

Первый элемент первой строки запишется по адресу согласно (11 (анац. +1) 2 +(A нац.„+1)

Для изображейия 16М16 элементов (n 8, m=4) Анац. =1111> Анач„=1111, поэтому первый элемент первой строки запишется по адресу (1111+0001) 2 +(1111+0001) =0 .

Шестнадцатый элемент первой строки запишется по адресу 00001111. Первый элемент второй строки запишется по адресу

Ф (0000+0001) ° 2 + (1111+0001) =00010000 и т.д.

Для отрицательных значений Х и У их значения представляются в дополнительном или обратном кодах.

На этапе подготовки обмена в блок

13 дополнительной памяти загружается также программа коррекции, представляющая собой последовательность слов коррекции для каждого элемента строки изображения.

Загрузка устройства осуществляется следующим образом.

В блок 1 из ЦВМ заносится адрес массива загрузки (в счетчик 50) и объем массива (в счетчик 49 ). Затем выдается команда загрузки, которая записывается в регистр 53 команды блока 1. Сигнал записи команды по шине 71 поступает в блок 24 управления. В результате через время, определяемое задержкой схемы 80, осуще ствляется перепись команды s блок

24 управления (в регистр 72).

Блок 24 управления начинает выполнять микропрограмму загрузки.

Формируется сигнал на шине 69, в результате в ЦВМ выдается на шине

66 сигнал "запрос в ЦВМ на обмен".

ИнфорМация из ЦВМ заносится в блок

1 (в регистр 51), Сигнал подтверждения выполнения запроса поступает в блок 1 по шине 65 и передается в блок 24 управления по шине

70, в результате формируется запрос на шине 69 на считывание следующего слова из ЦВМ и т.д. Таким образом, блок 24 управления, выполняя микропрограмму загрузки, организует считывание всего массива загрузки иэ

45 памяти ЦВМ, Информация для загрузки с шин 29 заносится в регистры .11, 22 и блок 13 дополнительной памяти.

Для загрузки блока 13 блок 24 управления выдает сигнал на шине 39, затем модифицируется счетчик 14 сигналом на шине 41. После загрузки блока

13 счетчик 14 обнуляется, сигналом на шине 45.

На этапе начала обмена в блок 1 загружаются начальный адрес оперативной памяти для ввода информации (в счетчик 50), объем вводимой информации (в счетчик 49), после чего заносится команда "Начать обмен" (в регистр 53).

Через время, определяемое задержкой узла 80, команда записывается в блок 24 управления (в регистр 72).

Запись команды инициирует сигнал, I поступающий по шине 71 или по шине

89. Отрабатывая команду "Начать обмен", блок 24 управления выдает в устройство 25 ввода команду пуска по шинам 83 и переходит в режим ожидания сигналов управления от устройства 25 ввода.

Устройство 25 ввода, выполнив команду пуска, выдает на шинах 46 сигнал "Начало строки", сигнал сопровождения элемента изображения, которые поступают в блок 24 управления (в регистр 76) и элементы иэображения (коды яркостей), которые записываются в регистр 3.

Этап непосредственно обмена качи» нается с приходом сигнала "Начало строки" по шинам 46 и состоит из циклов записи элемента изображения в блок 2 буферной памяти и циклов считывания иэ блока 2.

Блок 24 управления выполняет цикл записи каждого элемента, поступающего на регистр 3 приема с приемом каждого сигнала сопровождения, поступающего по шинам 46 от устройства 25 ввода.

Цикл записи заключается в следующем.

Блок 24 управления выдает на.шинах 38 признак операции "Чтение" и формирует сигнал "Разрешение выборки" на шине 39, по которому блок 13 осуществляет считывание слова коррекции, Часть слова коррекции, содержащая йу, записываЬтся в регистр 10, другая часть, содержащая аХ, записывается в регистр 12, Регистры 10

1176

f0 и 12 перед каждой записью информации обнуляются.сигналом, поступающим по шине 35. Затем содержимое регистра 10 суммируется со старшими разрядами регистра 11, а содержимое % регистра 12 — с младшими разрядами регистра !1. Количество разрядов регистра ll, подаваемых на сумматоры 7 и 8, определяется длиной строки изображения Для строки в 4096 элементов на сумматор 8 подаются 12 младших разрядов регистра 11, на сумматор 7 — остальные разряды регистра 11,.

На выходе сумматоров 7 и 8 формируется адрес записи, по которому необходимо записать элемент изображения в блок 2.

Для записи в блок 2 блок 24 управления формирует сигнал выбора адреса на шинах 32, подключая тем самым сумматоры 7 и 8 к адресным входам блока 2 и формирует на шинах 30 признак операции "Запись", а на шине 31

"Разрешение выборки", по которому блок 2 осуществляет запись элемента изображения иэ регистра 3 приема по адресу, сформированному в сумматорах 7 и 8.

В каждом цикле записи в соответст- 30 вующие моменты времени, определяемые микропрограммой блока 24 управления, осуществляется модификация счетчика

14 (прибавляется единица) сигналом по шине 41 и перепись нового адреса З5 в регистр 11 из сумматоров 7 и 8 сигналом по шине 37, При записи последнего элемента строки на выходе схемы совпадения 6 формируется сигнал "Конец ненормали- 40 эованной строки", который обнуляет счетчик 14 через элемент ИЛИ 19 и прибавляет единицу к реверсивному счетчику 21.

Реверсивный счетчик 21 определяет количество строк, записанных в блоке

2 буферной памяти. Блок 24 управления по условию на шине 40 следит за заполнением блока 2.

При возникновении сигнала на выхо-50 де блока 19 сравнения, что свидетельствует о том, что в блоке 2 записан фрагмент изображения, достаточный для разрешения считывания, по фронту сигнала устанавливается в состояние еди- H ницы тр *ггер 17 разрешения считывания из б."ока 2 буферной памяти. Блок

24 управления в каждом цикле обмена

339 12 проверяет условие на шине 40., Если триггер 17 находится в состоянии едиф ницы, то в каждом цикле обмена выполняется как цикл записи в блок

2, так и цикл считывания иэ блока 2 (моменты записи и считывания из блока 2 разнесены по времени).

В цикле считывания из блока 2 блок 24 управления сигналом на шинах 32 подключает счетчик 9 к адресным шинам блока 2, формирует на шинах 30 признак операции "Чтение" и выдает сигнал "разрешение выборки" по шине 31. В результате по адресу:из счетчика 9 адреса считывания блок 2 считывает элемент иэображения и выдает его в блок 1 по шинам 28 для передачи в ЦВМ. Элемент изображения записывается в регистр 51.

Цикл считывания осуществляется, если предыдущий элемент передан в

ЦВМ, что определяется блоком 24 управления по условию на шине 70 "Запрос принят".

При возникновении на выходе селектора 5 сигнала "Конец нормализованной строки" в счетчик 23 прибавляется единица, а из реверсивного счетчика 21 вычитается единица.

Если иэ блока 2 считан фрагмент иэображения, определяемый количест- вом. строк в регистре 22, на выходе блока 20 сравнения формируется сигнал, который сбрасывает триггер 17 разрешения считывания, если в блоке

2 записано количество строк меньшее заданного в регистре 22. Сброс триггера 17 осуществляется по фронту сигнала с селектора 16. Т.е. если очередной фрагмент изображения не подготовлен для считывания, считывание приостанавливается до тех пор, пока в блок 2 не запишется необходимое количество строк и установится в единицу триггер 17.

Если в ЦВМ передалось необходимое количество информации, которое задается счетчиком Ф9 объема данных в блоке l,,то на выходе счетчика 49 формируется сигнал "Завершение обмена", поступающий по шине 67 в блок

24 управления. По сигналу "Завершение обмена" блок 1 формирует запрос на прерывание и выдает его в ЦВМ по шинам 26, а блок 24 управления останавливает обмен. В устройство 25

13!!76339 14 ческой нормализации с процессора ЦВИ, что приводит к значительной зкономии .машинного времени, т.е. повышает производительность систем обработки изображений. ввода выдается команда останова по шинам 46.

Реализация геометрической нормализации в устройстве для сопряжения позволяет снять функции геометриЬтррка нориаяио5аннащ

ИЗОфажениЯ, СЧилЫЮРНИЯ аз 3урерноы Жжа

LK3k530

ИИ

45CPf, CFg

1176339

1176339

1176339

1176339

1176339

Заказ 5363/49 P

ВНЙИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, %-35, Раушская наб., д. 4/5, Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Составитель С. Пестмал

Редактор И. Ковальчук Техред Т.Фанта Корректор В. Бутяга

Ти аж 710 Подписное