Реверсивный регистр сдвига

 

РЕВЕРСИВНЫЙ РЕГИСТР СДВИГА , содержащий в каждом разряде два R5-триггера,, шесть элементов И и два элемента ШШ, причем прямой и инверсный выходы первого Р&-триггера являются первыми вторым выходами данного разряда, прямой и инверсный выходы второго RS-триггера соединены с первьпчи входами первого и второго элементов И соответственно и являются третьим и четвертым выходами разряда, выходы третьего и четвертого элементов И соединены с первым и вторым входами первого элемента ИЛИ, выход которого соединен с S-входом второго RS-триггера, R- вход которого соединен с выходом второго элемента ИЛИ, первый и второй входы которого соединены с выходами пятого и шестого элементов И, первые входы третьего и пятого элементов И каждого разряда, кроме первого , соединенысоответственно с прямым и инверсным выходами первого PS -триггера предыдущего разряда, а первые входы третьего и пятого элементов И первого разряда являются первым и вторым информационными входами регистра, первые входы четвертого и шестого .элементов И каждого разряда, кроме последнего, соединены с прямым и инверсным выходами RS-триггера последующего разряда-, а первые входы четвертого и шестого элементов И последнего разряда являются третьим и четвертым информационными входами регистра, вторые i входы третьего и пятого элементов И, вторые входы четвертого и шесто (Л го элементов И и второй вход первого элемента И являются соответственно первым, вторым и третьим управляющими входами регистра, о т л ич , ающийся тем, что, с целью расширения области применения регистра за счет возможности выполнения па раллельного ввода и поразрядного слоа жения по модулю два,в каждый разряд реги00 стра введены седьмой,восьмой, девятьш, 00 ел десятый и одиннадцатый элементы И и третий и четвертый элементы ШШ,причем первые входы третьего и четвертого элементов ИДИ соединены с выходами первого и второго элементов И, а выходы с S - и R -входами перво-. го RS-триггера соответственно, второй вход третьего элемента ИЛИсоединен с выходом седьмого элемента Иу выходы восьмого и десятого элементов И соединены с третьим и четвертым входами первого элемента ИЛИ, выход девятого элемента И соединен с первыми входами десятого и одиннадцатого

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУ БЛИН

«» 1176385 (5l)4 С 11 С 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPGHOMV СВИДЕТЕЛЬСТВУ (21) 3632530/24-24 (22) 12.08.83 (46) 30.08.85. Бюл. У 32 (72) Г.С.Цирамуа и Л.Н.Имнаишвили (71) Грузинский ордена Ленина и ордена Трудового Красного Знамени политехнический институт им.В.И.Ленина (53) 681.327.66(088.8) (56) Микросхема КТ55ИР13. Справочник по интегральным микросхемам .

Под ред. В.В.Тарабрина. М.: Энергия, 1980.

Майоров С.А., Новиков Г.И, Принципы органиэации цифровых. машин.

Л.: Машиностроение, 1974, с. 130, рис. 4-23 (54)(57) РЕВЕРСИВНЫЙ РЕГИСТР СДВИГА, содержащий в каждом разряде два

R5 -триггера -шесть элементов И и два элемента ИЛИ,.причем прямой и инверсный выходы первого RS-триггера являются первым-и вторым выхо- дами данного разряда, прямой и инверсный выходы второго RS-триггера соединены с первыми входами первого и второго элементов И соответственно и являются третьим и четвертым выходами разряда, выходы третьего и четвертого элементов И соединены с первым и вторым входами первого элемента ИЛИ, выход которого соединен с S-входом второго RS-триггера, Rвход которого соединен с выходом второго элемента ИЛИ, первый и второй входы которого соединены с выходами пятого и шестого элементов И, первые входы третьего и пятого элементов И каждого разряда,.кроме первого, соединены соответственно с прямым и инверсным выходами первого

Р5 -триггера предыдущего разряда, а первые входы третьего и пятого элементов И первого разряда являются первым и вторым информационными входами регистра, первые входы четвертого и шестого элементов И каждого разряда, кроме последнего, соединены с прямым и инверсным выходами

ps-триггера последующего разряда, а первые входы четвертого и шестого элементов И последнего разряда являются третьим и четвертым информационными входами регистра, вторые входы третьего и пятого элементов

И, вторые входы четвертого и шестого элементов И и второй вход первого элемента И являются соответственно первым, вторым и третьим управляющими входами регистра, о т л ич а ю шийся тем, что, с целью расширения области применения регистра за счет возможности выполнения параллельного ввода и поразрядного сложения по модулю два,в каждый разряд регистра введены седьмой, восьмой, девятый, десятыя и одиннадцатый элементь1 И и третий и четвертый элементы ИЛИ,причем первые входы третьего и четвертого элемечтов ИЛИ соединены с выходами первого и второго элементов И, а выходы с S — - и R --входами перво-. го RS -триггера соответственно, второй вход третьего элемента ИЛИ соединен с выходом седьмого элемента И, выходы восьмого н десятого элементов

И соединены с третьим и четвертым входами первого элемента ИЛИ, выход девятого элемента И соединен с первыми входами десятого и одиннадцатогб

117638.

1 элементов И, вторые входы которых соединены с инверсным и прямым выходами первого RS -триггера соответственно, выход одиннадцатого элемента

И соединен с третьим входом второго элемента ИЛИ, перный вход седьмого элемента И является первым, а первые входы восьмого и девятого элементов

И вЂ” вторым информационными входами данного разряда, вторые вхопы третьего, седьмого, восьмого и девятого элементов И являются соответственно четвертым, пятым, шестым и седьмым управляющими входами регистра, четвертый вход второго элемента ИЛИ и второй вход четвертого элемента ИЛИ являются восьмым и девятым управляющими входами регистра соответственно.

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах.

Цель изобретения — расширение 5 области применения регистра путем возможности выполнения параллельного ввода и поразрядного сложения по модулю дна.

На фиг. 1 представлена структурная 10 .схема реверсивного регистра сдвига; на фиг. 2 — схема одного его разряда °

Реверсивный регистр сдвига н каждом разряде 1 содержит два Р -триггера 15

2 и 3, одиннадцать элементов И 4-14 и четыре элемента ИЛИ 15-18. Прямой и инверсный выходы первого RS -триггера 2 являются первым 19 и вторым

20 выходами разряда 1, прямой и ин- 20 нерсный выходы второго RS -триггера 3 соединены с первыми входами первого 4 и второго 5 элементов И соответственно и являются третьим

21 и четвертым 22 ныходами разряда..

Выходы третьего 6 и четвертого 7 элементов И соединены с первым и вторым входами первого элемента ИЛИ 15, выход которого соединен с 5 -входом в-орого RS -триггера 30

3, R -вход которого соединен с выходом второго элемента ИЛИ 16.

IIppBblH H Bòîóoé входы второго элемента ИЛИ 16 соединены с.. выходами пятого 8 и шестого 9 элементов И. Первые входы 23 и 24 третьего 6 и пятого 8 элементов И каждого разряда, кроме перногo., соединены соответственно с прямым и инверсным выходами

19 и 20 первого Яс -тги ) ера 2 предыдущего разряда.

Первые входы четвертого 7 и шестого 9 элементов И последнего разряда 25 и 26 являются третьим 40 и четвертым 41 информационными входами регистра.

Первые входы 25 и 26 четвертого

7 и шестого 9 элементов И каждого разряда, кроме последнего, соединены с прямым и инверсным выходами

19 и 20 первого PS -триггера 2 предыдущего разряда.

Вторые входы третьего 6 и пятого

8 элементов И, вторые входы четвертого 7 и шестого 9 элементов И и второй вход первого элемента И 4 являются соответственно первым 27, вторым

28 и третьим 29 управляющими входами регистра. Первые входы третьего

17 и четвертого 18 элементов ИЛИ соединены с выходами первого 4-и второго 5 элементов И, а выходы — с S и R-выходами первого RS-триггера

2 соответственно. Второй вход третьего элемента ИЛИ 17 соединен с выходом седьмого элемента И 10; Выходы восьмого 11 и десятого 12 элементов

И соединены с третьим и четвертым входами первого элемента ИЛИ 15. Выход девятого элемента И 13 соединен с первыми входами десятого 12 и одиннадцатого 14 элементов И, вторые входы которых соединены .с инверсным и прямым выходами первого RS -триггера 2 соответственно. Выход одиннадцатого элемента И 14 соединен с третьим входом второго элемента

ИЛИ 3. Первый вход седьмого элемента И 10 является первым 30, а первые входы восьмого 11 и девятого

l3 элементов И вЂ” вторым 31 информационными входами данного разряда.

76385 4

Разряды операнда (подаются на информационные входы разрядов 3 1 .и сигналом У через восьмые элементы И 11 и первые элементы ИЛИ

15 заносятся во вторые R5 -триггеры 3 всех разрядов регистра.

Функция сдвига в сторочу младших разрядов осуществляется за два полутакта. В первом полутакте сиг1р налом Ч парафазный код содержимого первого RS -триггера 2 последующего разряда через четвертый 7 и шестой 9 элементы И переписывается во второй RS -триггер 3 предыдущего разряда ° Во втором полутакте происходит перепись информации из вторых

R5 -триггеров 3 в первые R5 -триг-; геры 2 всех разрядов, что осуществляется одновременной подачей управлящих сигналов Чз и Y

Функция сдвига в сторону старших разрядов осуществляется также за два полутакта. Сигналом Ч„ парафазный код содержимого первого 05 -триггера 2 предыдущего разряда подается на третий 25 и четвертый 26 информационные входы последующего разряда.

Открываются третий 6 или пятый 8 элементы И и возбуждаются соответствующий вход второго RS -триггера 3 соответствующего разряда; Перепись в первый RS -триггер 2 осуществляется сигналами. Vз и Ч .

Функция сложения по модулю два . . операндов Х и (выполняется сле- дующим образом;

3 11

Вторые входы третьего 5, седьмого 10 восьмого 11 и девятого 13 элементов

И являются соответственно четвертым .

32, пятым 33, шестым 34 и седьмым

35 управляющими входами регистра.

Четвертый вход второго элемента

ИЛИ 16 и второй вход четвертого элемента ИЛИ 18 являются восьмым 36 и девятым 37 управляющими входами регистра соответственно. Первые входы третьего 6 и пятого 8 элементов И первого разряда 23 и 24 являются первым 38 и вторым 39 информационными входами регистра.

На управляющие входы 27-29 и

32-37 реверсивного регистра сдвига. подаются управляющие сигналы

Ч„ — Y, которые обеспечивают выполнение следующих операций: Ч„ (вход 27) — сдвиг в сторону старших разрядов, Ч (вход 28) . — сдвиг в сторону младших разрядов, Ч (вход

29) — дизъюнкция содержимых первых

2 и вторых 3 RS-триггеров всех разрядов регистра, Ч (вход 32) конъюнкция содержимых первых 2 и вторых 3 RS -триггеров всех разрядов регистра, Ч (вход 33) — прием операнда Х в нервые RS -триггеры 2 .всех разрядов регистра, V< (вход 34) — прием операнда (во вторые RS-триггеры 3 всх разрядов регистра, Ч (вход 35) — сложение по модулю два операнда Х и содержимого первых RS- -триггеров 2, V< (вход 36) — установка на нуль вторых Ю -триггеров 3 всех разрядов регистра, V (вход 37) — установка на нудь первых RS -триггеров 2 всех разрядов регистра.

На информационные входы 30 .и 31 разрядов регистра подаются соответствующие разряды операндов Я и Y .

Реверсивный регистр сдвига в разных режимах работает следующим образом. 45

Для параллельного ввода операндов предварительно устанавливаются в нулевое состояние первые 2 и вторые

3 R5-триггера всех разрядов регист,ра соответственно управляющими curUg °

Разряды операнда Х подаются на информационные входы разрядов 30 и сигналом Ч, через первые эле- 55 менты И 4 и третьи элементы ИЛИ 17 заносятся в первые RS-триггеры.2 всех разрядов регистра.

Сигналами Ч и Ч первые 2 и вто8 рые 3 R5 -триггеры всех разрядов

1 регистра устанавливаются в нулевое состояние. Сигналом Ч разряды операнда Х с информационных входов

31 всех разрядов через девятые элементы И 13 подаются на первые входы десятых 12 и одиннадцатых 14 элементов И, в результате чего во вторых

RS -триггерах 3 устанавливается сумма ХЮО. Сигналами Ч и V4- со3 держимое вт рых КЯ-триггеров 3 всех разрядов 1 переписывается в первые

RS -триггеры. После этого на инфор- мационные входы 31 поступают разряды операнда (и повторно по-. дается сигнал V . Операнд (, пройдя элементы И 13, 12, !4 во вторых RS -триггерах 3 соответствующих разрядов, устанавливает сумму (®Х, Результат выдается на третьи выходы 21 разрядов регистра.

1176385

Регистр может служить для параллельного приема и и 2п-разрядных чисел, а также для выполнения поразрядных логических функций конъюнкции, дизъюнкции отрицания, Пирса, Шеффера, констант О и 1, запрета по Х и по У, нмпликации Х в

YHYsx.

Г

27 гб и

33

3б

37

73

7ф

2б

3/

Составитель А.Дерюгин

Редактор Н,Воловик Техред Т.Дубинчак KoppeKTop,М.Максимишинец

Заказ 5368/51 Тираж 584. Подписное

ВНИИПИ Государственного комитета СССР пп делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 "и::11пл ППЛ "Патент", г. Ужгород, ул. Проек rHa,