Цифровой фазо-частотный детектор

 

ЦИФЮВОЙ ФАЗОЧАСТОТНЫЙ ДЕТЕКТОР , содержащий первый и второй Dтриггеры , первый и второй дифференциаторы, выходами соединенные с входами R первого .и второго I) -триггеров соответственно, причем вход первого дифференциатора соединен с входом С второго D -триггера и с вторым входом устройства, входвторого дифференш1атора - с входом С первого D триггера и с первым входом устройства, инверсный выход первого D -триггера соединен с входом D второго В -триггера, а инверсный выхо); второго В -триггера соединен с входом D первого D -триггера, а также первый и второй фильтры низкой частоты, выходами соединенные с прямым и инверсным входами сумматора-вычитателя соответственно, выход которого соединен с выходом устройства, отличающийс я тем, что, с целью расширения функциональных возможностей за счет выдачи информации о точном равенстве частот, введень1 первый и второй 0 -триггеры, входы С которых соединены с входами С соответственно ,, а входы к с прямыми выходами первого и второго Г -триггеров соответственно, первьш и второй элементы И-НЕ, выходами соединенные с входами первого и второго фильтров низкой частоты соответственно, причем первые входы первого и второго элементов И-НЕ соединены с прямыми выходами первого и второго JK (Л триггеров соответственно, второй вход первого элемента И-НЕ с инверсным выходом первого D -триггера, второй вход второго элемента И-НЕ соединен с инверсным выходом второго D -триггера, входы и первого и второго ЭК -триггеров соединены с обшей шиной, входы 5 первого и второго J К -триггеров соединены с входами О) D соответственно первого и второго триг геров. . 4iib sl

„„Я0„„1176447

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 Н 03 К 5/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ;

К ABT0PCH0h6Y СВИДЕТЕЛЬСТВУ с

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3717117/24-21 (22) 30.03.84 (46) 30.08.85. Бюл. У 32 (72) С. Л. Борисов и В. Л. Роговой (53) 621.376.239 (088.8) (56) Фишел М. Г. Простой фазометр на

К/МОП ИС. — Электроника, 1971, Р 9.

Патент США Р 4333055, кл. 328 — 133, 1982. (54) (57) ЦИФРОВОЙ ФАЗОЧАСТОТНЫЙ ДЕ—

ТЕКТОР, содержащий первый и второй Dтриггеры, первый и второй дифференциаторы, выходами соединенные с входами к первого .и второго D -триггеров соответственно, причем вход первого дифференциаторэ соединен с входом С второго 9 -триггера и с вторым входом устройства, вход- второго дифференциатора — с входом C первого 3триггера и с первым входом устройства, инверсный выход первого 3 -триггера соединен с входом 3 второго 1),-триггера, а инверсный выход второго Э -триггера соединен с входом D первого 9 -триггера, а также первый и второй фильтры низкой частоты, выходами соединенные с прямым и инверсным входами сумматора-вычитателя соответственно, выход которого соединен с выходом устройства, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных воэможностей за счет выдачи информации о точном равенстве частот, введены первый и второй 1К -триггеры, входы

С которых соединены с входами С соответственно,. а входы с прямыми выходами первого и второго Я -тригге. ров соответственно, первый и второй элементы И вЂ” НЕ, выходами соединенные с входами первого и второго фильтров низкой частоты соответственно, причем первые входы первого и второго элементов И вЂ” НЕ соединены с прямыми выходами первого и второго 7Ктриггеров соответственно, второй вход первого элемента И вЂ” НЕ соединен с инверсным выходом первого } -триггера, второй вход второго элемента И вЂ” НЕ соединен с инверс1ным выходом второго D -триггера, входы

3 первого и второго 3К -триггеров соединены с общей шиной, входы первого и второго 7 < -триггеров соединены с входами

)) соответственно первого и второго триггеров.

1 1176447

10 ристика устройства; на фиг. 4 — фазовая характеристика устройства.

Устройство содержит D -триггеры 1 и 2, дифференциаторы 3 и 4, выходами соединенные с входами R первого и второго

D -триггеров 1 и 2 соответственно, причем вход первого дифференциатора 3 соединен с входом С второго D -триггера 2 и с вторым входом устройства, вход второго дифференциатора 4 — входом С первого

D -триггера 1 и с первым входом устройсоединен с входом 9 второго )3 -триггера

2, а инверсный выход второго 3 -триггера

2 соединен с входом D первого 3 -триг- э5 ров 8 и 9 соединены с входами 3 соответ.э0 ственно первого и второго 3 -триггеров

1 и 2.

На фиг. 2 приняты следующие обозначения: с1 — первый входной сигнал на входе С D -триггера 1; б — второй входной сигнал на входе С Э.-триггера 2; 6— сигнат на входе 3-триггера 1; т. — сигнал на входе 3-триггера 2; 8 — сигнал на

Изобретение относится к,импульсной технике, конкретно к цифровым фазочастотным детекторам и может быть использовано в фазометрии и системах АПЧ.

Целью изобретения является расширение функциональных воэможностей за счет выдачи информации о точном равенстве частот.

На фиг. 1 приведена схема устройства; на фиг. 2 — временные диаграммы работы устройства; на фиг. 3 — частотная характества, инверсный выход первого l3 -триггера 1 гера 1, а также первый фильтр 5 низкой частоты и второй фильтр 6 низкой частоты, выходами соединенные с прямым и инверсным входами сумматора-вычитателя 7 соответственно, первый ЭК-триггер 8 и второй 7К -триггер 9, входы С которых соединены с входами С, а входы K с прямыми выходами первого и второго 9-триггеров 1 и 2 соответственно, первый элемент

10 И вЂ” НЕ, второй элемент 11 И вЂ” НЕ, выходами соединенные с входами первого и второго фильтров 5 и 6 низкой частоты соответственно, причем первый вход первого и второго элемента 10 и 11 И вЂ” НЕ соединены с прямыми выходами первого и второго

3К -триггеров 8 и 9 соответственно, второй вход первого элемента 10 И вЂ” НЕ соединен с инверсным выходом первого 3 -триггера 1 и входом 5 второго 3К -триггера 9, второй вход второго элемента 11 И вЂ” НЕ соединен с инверсным выходом второго 7)триггера 2 и входом 5 первого 3К -триггера 8, входы 3 первого и второго 3Ктриггеров 8 и 9 соединены с общей шиной, входы S первого и второго 3К -тригге35

45 прямом выходе D -триггера 1; с — сигнал на прямом выходе D -триггера 2; ж— сигнал на прямом выходе 3К -триггера 8;

3 — сигнал на прямом выходе 3$ триггера 9; и — сигнал на выходе элемента

10 И-НЕ; к — сигнал на выходе элемента 11 И вЂ” НЕ; л — сигнал на выходе сумматора-вычитателя 7 — выходной сигнал устройства..

Устройство работает следующим образом.

В момент времени 1 D -триггеры 1 и 2 находятся в состоянии "0", а 3К -триггеры

8 и 9 — в состоянии "1", на выходе элементов 10 и 11 и сумматора-вычитателя 7 напряжение равно О. В момент времени т. по спаду импульсов первого входного сигнала 3 -триггер 1 переходит в состояние "1", на вход R (обнуление) Д) -триггера 2 поступает импульс обратной полярности относительно уровня логической единицы.

На выходе сумматора-вычитателя 7 появляется напряжение.

В момент времени 1 по спаду импульса второго входного сигнала 1) -триггера 1 переводится сигналом на его входе К в состояние "0". В момент времени 11 -триггер 1 по спаду импульса на его входе С переводится в состояние "1", на выходе элемента 10 появляется напряжение логической единицы, напряжение на выходе сумматоравычитателя увеличивается.

В момент времени,1, когда между двумя спадами импульсов первого входного сигнала не было ни одного спада импульсов второго входного сигнала,. что эквивалентно рассогласованию частот первого и второго сигнала 3К -триггера 8 по спаду сигнала на входе С, на его прямом выходе появляется сигнал логического нуля, поддерживающий на выходе элемента 10 сигнал логи-. ческой единицы.

В момент времени 4g D -триггер 1 по спаду импульса переходит в состояние "0", состояние 7К -триггера 8 и элемента 10 не изменится, пока частоты входных сигналов не выровняются и второй сигнал не опередит по фазе первый, и в момент времени по спаду импульса второго входного сигнала 3 -триггер 2 перейдет в состояние "1", переведет 3К -триггер 8 в состояние "1" на выходе элемента 10 появится ,! напряжение логического нуля, а на выходе элемента 11 — логической единицы. Напряжение на выходе сумматора-вычитателя 7 будет уменьшаться.

В момент времени 6 по спаду импульса. первого входного сигнала D -триггер 2

1176447

Триггеры

8 9

0 1

1 1

1 0

3 переходит в состояние "0", на выходе эле-. мента 11 появляется напряжение логического "0".

В моменты времени 1а и Ф первый сигнал опять опережает второй и устройство работает также, как в моменты времени т . При опережении сигнала H(C1 сигналом; х (Ф! устройство работает аналогично.

На фиг. 3 приведена частотная характеристика устройства (непрерывная линия): зависимость напряжения на выходе сумматора вычитателя 7 от отношения частот входных сигналов, частотная характеристика известного устройства (пунктирная линия) .

Помимо этого можно снимать цифровые сигналы с 3К-триггеров 8 и 9,,характеризующие частотные соотношения входных сигналов, состояния 3К -триггером 8 и 9 при этом следующие: причем f частота сигнала A(4) i — частота сигнала Х (Н -

На фиг. 4 приведена фазовая характеристчка устройства (непрерывная линия): зависимость выходного напряжения сумматора-вычитателя 7 от фазового сдвига входных сигналов, фазовая характеристика известного устройства (пунктирная линия) .

1176447

433 4t1 tI ую

Фию. 2

i@ 1ъ

Составитель А. Комаров

Техред Ж,.Кастелевич Корректор С. Шекмар

Редактор Т. Веселова

Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб„д. 4/5

Заказ 5375/54

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4