Цифровой измеритель амплитуды переменного напряжения

 

1. ЦИФРОВОЙ ИЗМЕРИТЕЛЬ АЬШЛИТУДЫ ПЕР ЕМЕННОГО НАПРЯЖЕНИЯ, содержапщй формирователь импульса, нуль-орган, первый вход которого подключен к входной шине, второй вход подключен к выходу цифро-ана ,логового преобразователя, а выход подключен к первому входу ячейки памяти, второй вход которой подключен к первому входу первого триггера и первому выходу линии задержки, второй выход которой подключен к первому и второму входам второго триггера,«выход которого подключен к второму входу первого триггера, третий вход которого подютючен к установочной шине, а выход - к входу линии задержки и к первому входу j блока управления, второй вход которого подключен к выходу ячейки памяти, а П выходов подключены к соответствующим входам цифро-аналогового преобразователя, отличающийся тем, что, с целью расширения функциональных возможностей , в него введены разделительный кЬнденсатор и управляемый инвертор, при этом входная шина через разделительный конденсатор подключена к входу формирователя импульсов, выход которого подключен к первому и второму входам управляемого инвертора , третий и четвертый входы которого соединены с управляющей ., шиной и третьим, четвертым, пятым и шестым входами ячейки памяти, а выход - с третьим входом второго триггера и с четвертью входом первого триггера, третий вход которого (Л подключен к третьему входу блока управления, (п+О-й выход которого С соединен с шиной синхронизации, причем седьмой вход ячейки памяти подключен к первому входу, а восьмой вход - к второму входу.. 2. Измеритель поп.1, отлитл чающийся тем, что блок управления выполнен на регистре, тактовый вход которого является первым входом блока управления, йн-. формационный вход является вторым входом блока управления, установочный вход является третьим входом блока управления, выходы И разрядов являются выходами блока управления, а выход сигнала синхронизации - . (И+1)-м выходом блока управления.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН 0 @ -- ф ";. " - 3.ф

7р а,,;-,, -: 7Я . ь ««с.,,1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТБУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3713225/24-24 (22) 20.01.84 (46) 15.09.85. Бюл. 11 34 (72) В.В.Нелуп, Л.А.Корытная и P.M.Ñîêîëîâñêèé (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Ф 126191, кл. С 01 R 17/20, 1960.

Авторское свидетельство СССР

М- 1027816, кл. Н 03 К 13/ l7, 1982. (54)(57) 1. ЦИФРОВОЙ ИЗМЕРИТЕЛЬ

АИПЛИТУДИ ПЕРЕИЕННОГО НАПРЯЖЕНИЯ, содержащий формирователь импульса, нуль-орган, первый вход которого подключен к входной шине, второй вход подключен к выходу цифро-ана,логового преобразователя, а выход подключен к первому входу ячейки памяти, второй вход которой подключен к первому входу первого триггера и первому выходу линии задержки, второй выход которой подключен к первому и второму входам второго триггера, выход которого подключен к второму входу первого триггера, третий вход которого подключен к установочной шине, а выход — к входу линии задержки и к первому входу, блока управления, второй вход которого подключен к выходу ячейки памяти, а и выходов подключены к соответствующим входам цифро-аналогового преобразователя, о т л и—

„„SU„„1 I 79227 А (з1)4 С 01 R 19/25; Н 03 И 1/34 ч а ю шийся тем, что, с целью расширения функциональных возможностей, в него введены разделительный конденсатор и управляемый инвертор, при этом входная шина через разделительный конденсатор подключена к входу формирователя импульсов, выход которого подключен к первому и второму входам управляемого инвертора, третий и четвертый входы которого соединены с управляющей е шиной и третьим, четвертым, пятым и шестым входами ячейки памяти, а . выход — с третьим входом второго триггера и с четвертым входом перво- Я

ro триггера, третий вход которого подключен к третьему входу блока управления, (и+1)-й выход которого соединен с шиной синхронизации, причем седьмой вход ячейки памяти подключен к первому входу, а восьмой вход — к второму входу., 2. Измеритель по п.1, о т л ич а ю шийся тем, что блок управления выполнен на регистре, тактовый вход которого является первым входом блока управления, ин- . формационный вход является вторым входом блока управления, установочный вход является третьим входом блока управления, выходы l1 разрядов являются выходами блока управления, а выход сигнала синхронизации— (л+1)-м выходом блока управления.

1179227

Изобретение относится к цифровой измерительной технике и может быть использовано для измерения уровней переменного напряжения.

Цель изобретения — расширение 5 функциональных возможностей.

На фиг. 1 представлена блок-схема устройства; на фиг. 2-8 — диаграммы, поясняющие его работу.

Устройство содержит разделитель- 10 ный конденсатор 1, формирователь 2, управляемый инвертор 3, два триггера 4 и 5, линию 6 задержки, блок

7 управления, цифро-аналоговый преобразователь 6, ячейку 9 памяти и нуль-15 орган 10.

Измерительный вход устройства подключен к первому входу нуль — органа

10 и через разделительный конденсатор 1 — к входу формирователя 2, выход которого подключен к первому и второму входам управляемого инвертора 3, третий и четвертый входы которого подключены к управляющей шине и третьему, четвертому и пятому входам ячейки 9 памяти, а выход подключен к четвертому входу триггера

5 и к третьему входу триггера 4, первый ивторой входыкоторого подклю- З, чены к второму выходу линии 6 задержки, а выход подключен к второму входу триггера 5, выход которого подключен к первому входу блока 7 управления и входу линии 6 задержки, первый g5 выход которой подключен к первому входу триггера 5 и второму и восьмо— му входам ячейки 9 памяти, первый и седьмой входы которой подсоединены к выходу нуль †орга 10,авыход под- 40 ключен к второму входу блока 7 управления, третий вход которого подключен к третьему входу триггера 5 и к установочной шине, (и+1)-й выход .является синхронизирующим, а осталь- 45 ные 11 выходов подключены к входам цифро-аналогового преобразователя 8, выход. которого подключен к второму входу нуль-органа 10. В качестве блока 7 управления применяется раэверты-50 вающий регистр.

Предлагаемое устройство работает следующим образом.

При U qt,,= 1 осуществляется измерение амплитуды переменного напряжения, не имеющего постоянной составляющей, либо измерение максимального уровня переменного напряжения, имеющего постоянную. составляющую. При

При U „ = 0 осуществляется измерение минимального уровня однополярного переменного напряжения.

При U „p = 1 измеряются амплитуды переменного напряжения либо максимальные уровни переменного напряжения, имеющего постоянную составляющую и период (Т „) которого значительно больше (Лиг.3), соизмерим (фиг.4) и меньше (фиг.5) времени переходных процессов цифро-аналогового преобразователя 8 и блока 7 управления. Перед началом измерения триггер 5 устанавливается в единичное состояние, а блок 7 управления в исходное состояние, при котором сигнал синхронизации на (n+1) м выходе принимает пассивный уровень.

Конденсатор 1 поступает на вход формирователя 2 импульса входное напряжение беэ постоянной составляю— щей, формирователь 2 импульса преобразует переменное напряжение в напряжение прямоугольной формы опре-. деленной амплитуды. Высокий уровень сигнала управления на прямом втором входе управляемого инвертора 3 разрешает прохождение на выход (через прямой первый вход) неинвертированного сигнала с выхода формирователя

2. Если начальное состояние триггера 4 будет единичным, то первый же спад напряжения на выходе управляемого инвертора 3 перебрасывает триггер 5 из единичного состояния в нулевое. Если начальное состояние триггера 4 будет нулевым, то фронт напряжения с выхода управляемого инвертора 3 установит его по первому инверсному входу в единичное состояние, тем самым разрешая срабатывание триггера 5 от импульсов управляемого инвертора 3. Получившийся на выходе триггера 5 спад напряжения поступает в блок 7 управления, которое выставляется на выходе цифро-аналогового преобразователя 8 первое значение компенсирующего напряжения. Кроме того, спад напряжения с выхода триггера 5 поступает на вход линии 6 задержки. Через л время ь,, определяемое минимально допустимой длительностью импульсов на первом входе блока 7 управления. спад напряжения достигнет первого отвода линии 6 задержки и установит

1179227 4 триггер 4 в нулевое состояние, а нулевой потенцил на втором входе триггера 4 блокирует срабатывание его от импульсов с выхода управляел мого инвертора 3. Через время о равное или большее времени переходных процессов блока 7 управления и цифро-аналогового преобразователя

8, спад напряжения с второго отвода линии 6 задержки поступает на третий вход триггера 5, устанавливая

его в единичное состояние, и на входы ячейки 9 памяти, устанавливая ее по четвертому входу, разрешенному для срабатывания высоким уровнем сигнала управления, в состояние "Пере— компенсация". Через время 1 после установления триггера 5 в единичное состояние снимется блокировка триггера 4, и фронт напряжения с выхода управляемого инвертора 3 установит триггер 4 в единичное состояние, тем самым снимая блокировку с триггера

5. За интервал времени от момента установки ячейки 9 памяти в состояние "Перекомпенсация" спадом напряжения со второго отвода линии 6 задержки до момента очередного сброса триггера 5 в нулевое состояние спадом напряжения с выхода управляемого инвертора 3 на первый вход нуль-органа 10 поступит хотя бы одна полная верхняя полуволна измеряемого напряжения. Если за этот интервал времени измеряемое напряжение превысит компенсирующее напряжение, поступающее с выхода цифро-аналогового преооразователя 8, то на выходе нуль-органа 10 появится сигнал высокого уровня который сбросит ячейку 9 памяти по восьмому входу, разрешенному для срабатывания высоким уровнем сигнала управления на седьмом входе, в состояние "Нецокомпенсация". Если же максимальный уровень измеряемого напряжения остается ниже компенсирующего, то ячейка 9 памяти останется в состоянии "Перекомпенсация" °

По спаду напряжения на выходе триггера 5 срабатывает блок 7 управления, выставляя следующее значение компенсирующего напряжения с учетом состояния ячейки 9 памяти.

Через триггер 4 сбросится в нулевое состояние и заблокируется срабатывание триггера 4 от импульсов с выхода управляемого инвертора 3.

Через время ь спад напряжения с второго отвода линии 6 задержки установит триггер 5 в единичное состояние, а ячейку 9 памяти — в со— стояние Перекомпенсация" и т.д.

5 до тех пор пока устройство 7 не отУ работает все и разрядов цифрового кода. После отработки п-ãî разряда цифрового кода на (И+1) — м выходе устройства 7 управления появляется активный уровень, являющийся признаком конца измерения, а само устройство 7 управления блокируется до следующей начальной установки. л

Таким образом. при Т > z изменеВХ ние компенсирующего напряжения производится с каждым периодом входного и напряжения (фиг.4), при Т „(2 изменение компенсирующего напряжения производится каждый второй период входного напряжения (фиг.4) и при

Т « изменение компенсирующего

ВХ напряжения производится через не сколько периодов входного напряжения (фиг.5) в зависимости от того, на25 сколько больше Т „. При этом дли2 тельность импульсов, поступающих с выхода триггера 5 на вход блока 7 и управления всегда будет больше ь а период их следования не может быть л п

ЗО меньше "2 + r.1

При U = 0 измеряются мипималь3"Р ные значения однополярного переменного напряжения, период (Т „) которого значительно больше (фйг.6), 35 соизмерим (фиг.7) и меньше (фиг.8) времени переходных процессов цифроаналогового преобразователя 8 и блока 7 управления.. Перед началом измерения, как и для И „ = 1, производится начальная установка триггера 5 и блока 7 управления. Низкий уровень сигнала управления на инверсном четвертом входе управляемого инвертора

3 разрешает прохождение на выход

4S (через инверсный третий вход) инвертированного сигнала с выхода фор мирователя 2. Если начальное состояние триггера 4 будет единичным, то первый же спад напряжения на выходе управляемого инвертора 3 перебрасывает триггер 5 иэ единичного состояния в нулевое. Если начальное состояние триггера 4 будет нулевым, то фронт напряжения с выхода управляемого инвертора 3 установит его по первому инверсному входу в единичное состояние, тем самым разрешая срабатывание триггера 5 от импуль1179227

15 сов управляемого инвертора 3. Получившийся на выходе триггера 5 спад напряжения поступает в блок 7 управления, которое выставляет на выходе цифро-аналогового преобразователя 8 первое значение компенсирующего напряжения. Кроме того, спад напряжения с выхода триггера 5 поступает на вход линии 6 задержки. Через 10 время спад напряжения достигает первого отвода линии 6 задержки и устанавливает триггер 4 в нулевое состояние, а нулевой потенциал на втором входе триггера 4 блокирует срабатывание его от импульсов с выхода управляемого инвертора 3. Через время о спад напряжения с второго отвода линии 6 задержки поступает на третий вход триггера 5, устанавли- 20 вая его в единичное состояние, и на входы ячейки 9 памяти, сбрасывая ее по восьмому входу, резрешенному для срабатывания низким уровнем сигнала управления, в состояние "Недокомпенсация". Через время, после установления триггера 5 в единичное состояние снимается блокировка триггера 4, и фронт напряжения с выхода управляемого инвертора 3 установит 30 триггер 4 в единичное состояние, тем самым снимая блокировку с триггера 5, За интервал времени от момента сброса ячейки 9 памяти в состояние

"Недокомпенсация" спадом напряжения с второго отвода линии 6 задержки до момента очередного сброса триггера 5 в нулевое состояние спадом напряжения с выхода управляемого инвертора 3 на первый вход нуль-органа

10 поступит хотя бы одна полная нижняя полуволна измеряемого напряжения, Если за этот интервал времени измеряемое напряжение окажется ниже компенсирующего напряжения, поступающего с выходе цифро-аналогового преобразователя 8, то на выходе нуль-органа 10 появится сигнал низкого уровня, который установит ячейку 9 памяти по седьмому входу, разрешенному для срабатывания низким уровнем сигнала управления на третьем входе, в состояние "Перекомпенсация". Если же минимальный уровень измеряемого напряжения оставался выше компенсирующего, то ячейка 9 памяти останется в состоянии "Недокомпенсация".

По спаду напряжения на выходе триггера 5 срабатывает блок 7 управления, выставляя следующее значение компенсирующего напряжения с учетом состояния ячейки 9 памяти.

Через 8, триггер 4 сбросится в йулевое состояние и эаблокируется срабатывание триггера 4 от импульсов с выхода управляемого инвертора 3.

Через время Г спад напряжения с второго отвода линии 6 задержки установит триггер 5 в единичное состояние, а ячейку 9 памяти сбросит в состояние "Недокомпеисация" ит д до тех пор, пока блок 7 управления не отработает все разрядов цифрового кода.

1179227

1179227

1179227

1 t 79227 егъ 41. ъ М °

Фф

Составитель А.КузнецовТехред А.Бабинец Корректор С.Черни

Редактор N.Ïåòðoâà

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 5667/45 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открьггий

113035, Москва, Ж-35, Раушская наб., д. 4/5