Аналого-цифровое устройство задержки

 

АНАЛОГО-ЦИФРОВОЕ УСТРОЙСТВО ЗАДЕРЖКИ, содержащее п цифроаналоговых преобразователей, выходы которых являются выходами устройства задержки, отличающееся тем, что, с целью расширения функциональных возможностей устройства задержки за счет обеспечения управления величиной задержки нескольких независимых аналоговых сигналов, в него введены преобразователь напряжение - частота, два счетчика, два дешифратора, R5-триггер, элемент 2 ИЛИ, мультиплексор, аналого-цифро вой преобразователь, оперативное запоминающее устройство, п элементов 2 И и п регистров, выходы которьк соединены с соответствующими входами соответствующих цифроаналоговых преобразователей, информационные входы - с соответствуюыщми выходами оперативного запоминающего :устройства, а С-входы - с выходами ;соответствующих элементов 2 И, при ,чем D -входы оперативного запоминающего устройства соединены с соот- , ветствующими выходами аналого-цифрового преобразователя, С-вход - с выходом элемента 2 ИЛИ, вход управления режимом работы с вьгходом старшего разряда первого счетчика и СЕ-входом второго счетчика, а адресные входы - с соответствующими выходами второго счетчика, вход аналого-цифрового преобразователя через мультиплексор соединен с входами устройства , С-вход - с выходом преобразователя напряжение - частота, вход которого соединен с входом управления устройства, и С-входом первого счетчика, а вход начальной установки - с первым выходом (Л первого дешифратора, входы которого соединены с соответствующими выходами перво.го счетчика, R -входы счетчиков соединены с входом начальной - установки устройства, входы управления мультиплексора и входы второго дешифратора соединены с 00 ГС соответствующими выходами второго счетчика, 5-и f -входы PS-триггера р соединены соответственно с вторым ;И третьим выходами первого дешифратора , а выход - с первым входом элемента 2 ШШ, второй вход которого соединен с четвертым выходом первого дешифратора, выходы второго дешифратора соединены соответственно с первыми входами п элементов 2 И, вторые входы которых соединены с пятым выходом первого дешифратора .

C0l03 С08ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 4, .Фа.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHGMV СВИДЕТЕЛЬСТВУ с

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3573839/24-21 (22) 07.04.83 (46) 30.09.85. Бюл, № 36 (72) И.В. Догадкин и Ю.Н. Жаров (53) 621.374(088.8) (56)Авторское свидетельство СССР

¹- 879758,.кл. Н 03 H 7/30, Н 03 К 5/13, 15.06.79.

Авторское свидетельство СССР

930583., кл. Н 03 Н 7/30,25.11.80 (54)(57) АНАЛОГО-ЦИФРОВОЕ УСТРОЙСТВО

ЗАДЕРЖКИ, содержащее цифроаналоговых преобразователей, выходы которых являются выходами устройства задержки, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства задержки за счет обеспечения управления величиной задержки нескольких независимых аналоговых сигналов, в него введены преобразователь напряжение — частота, два счетчика, два дешифратора, R5 -триггер, элемент

2 ИЛИ, мультиплексор, аналого-цифровой преобразователь, оперативное запоминающее устройство, и элементов 2 И и и регистров, выходы которых соединены с соответствующими входами соответствующих цифроаналоговых преобразователей, информационные входы — с соответствующими выходами оперативного запоминающего устройства, а С-входы — с выходами

,соответствующих элементов 2 И, при,чем 33 -входы оперативного запоминающего устройства соединены с соот„„Я0„„1182626 А ветствующими выходами аналого-цифро-. вого преобразователя, С -вход — с выходом элемента 2 ИЛИ, вход управления режимом работы с вьгходом старшего разряда первого счетчика и СЕ-входом второго счетчика, а адресные входы — с соответствующими выходами второго счетчика, вход аналого-цифрового преобразователя через мультиплексор соединен с входами устройства, С-вход — с выходом преобразователя напряжение — частота, вход которого соединен с входом управления устройства, и С -входом первого счетчика, а вход начальной установки — с первым выходом первого дешифратора, входы которого соединены с соответствующими выходами первого счетчика, R -входы счет чиков соединены с входом начальной— установки устройства, входы управления мультиплексора и входы

0 второго дешифратора соединены с соответствующими выходами второго счетчика, 5- и R --входы RS-триггера соединены соответственно с вторым

;и третьим выходами первого дешифратора, а выход — с первым входом элемента 2 ИЛИ, второй вход которого соединен с четвертым выходом первого дешифратора, выходы второго дешифратора соединены соответственно с первыми входами и элементов 2 И, вторые входы которых соединены с пятым выходом первого дешифратора, 1182626

35

55

Изобретение относится к аналого-цифровой технике и может быть использовано в корректирующих фильтрах автоматических систем для сдвига фазы аналоговых сигналов управления.

Цель изобретения - расширение функциональных возможностей устройства задержки за счет обеспечения управления величиной задержки не: скольких независимых аналоговых сигналов.

На чертеже приведена функциональная схема аналого-цифрового устройства задержки.

Аналого-цифровое устройство эадсрж::. с. дермит преобразователь напра:.;ение — частота 1, первый счетчик 2, аналого-цифровой преобразователь 3, второй счетчик 4, оперативно запоминающее устройство

5, мультиплексор 6, первый дешифратор 7, второй дешифратор 8, RS -триггер 9, элемент 2 ИЛИ 10,п элементов

2 И 11,п регистров 12 и и цифроаналоговых преобразователей 13.

° Выход преобразователя напряжениечастота 1 подключен к входам первого счетчика 2 и аналого-цифрового преобразователя 3, установочные вхо ды счетчиков 2 и 4 объединены, выходы счетчика 4 подключены к входам оперативного запоминающего устройства S мультиплексора 6 и дешифратора 8, а выходы счетчика 2 подключены к входам дешифратора 7, а также к входу счетчика 4 и оперативного запоминающего устройства 5, другие входы которого подключены соответственно к выходам аналого-цифрового преобразователя 3, входы которого соединены соответственно с выходом мультиплексора 6, с выходом преобразователя напряжение — частота 1 и с выходом дешифратора 7, другие выходы которого соединены соответственно с входами кС-триггера 9, элемента 2 ИЛИ 10, другой вход которого подключен к выходу RC-триггера 9, а выход — к управляющему входу оперативного запоминающего устройства 5, и — к одним входам элементов 2 И 11, другие входы которых соединены с выходами дешифратора 8, а выходы — к управляющим входам регистров 12, информационные входы которых подключены к выходам опера гив ;ого запоминающего устройства 5, а выходы к входам цифроаналоговых преобразователей 13.

Аналого-цифровое устройство задержки работает следующим образом.

В момент включения устройства импульс начальной установки поступает на Р -входы первого 2 и второго 4 счетчиков и обнуляет их, Импульсный сигнал, частота которого определяется уровнем аналогового сигнала на входе управления устрой— ства, с выхода преобразователя напряжение — частота 1 поступает на

С-вход первого счетчика 2, который осуществляет пересчет импульсов, и на С -вход аналого-цифрового преобразователя 3.

Изменение содержимого второго счетчика 4 происходит по заднему фронту импульса, поступившего на

его CE -вход с выхода старшего раз( ряда первого счетчика 2.

На входы мультиплексора 6 поступают аналоговые сигналы, задержку которых необходимо осуществить в устройстве. Управление мультиплексором

6 осуществляется импульсными сигналами на выходах соответствующих младших разрядов второго счетчика 4.

Аналого-цифровой преобразователь 3 осуществляет преобразование уровня аналогового сигнала на его входе в цифровой код. Начальная установка аналого-цифрового преобразователя 3 осуществляется импульсным сигналом на первом выходе первого дешифратора 7. Запись кода, сформированного на выходах аналого-цифрового преобразователя 3, в оперативное запоминающее устройство 5 осуществляется по адресу, код которого сформирован на выходах второго счетчика 4. Режим работы оперативного запоминающего устройства

5 определяется логическим уровнем импульсного сигнала на выходе старшего разряда первого счетчика 2, а выборка оперативного запоминающего устройства 5 в режимах записи и считывания информации осуществляется импульсным сигналом на выходе элемента 2 ИЛИ 10. Формирование сигнала выборки оперативного запоминающего устройства 5 в режиме считывания осуществляется с помощью

Я -триггера 9, управляемого импульса1182626

I где ми на втором и третьем выходах первого дешифратора 7. . Каждому аналоговому сигналу на входах устройства задержки соответствуют определенные ячейки памяти оперативного запоминающего устройства 5, в которые последовательно за1писываются коды уровней соответствующих аналоговых сигналов в определенные моменты времени. Считывание информации из оперативного запоминающего устройства 5 в соответствующий из и регистров 12 осуществляется по адресу, код которого сформирован на выходах второго счетчика 4, во время формирования кода на выходах аналого-цифрового преобразователя З.Таким образом, цикл обращения к оперативному запоминающему устройству 5 в каждом канале состоит из считывания и записи инфорщации по соответствующему адресу. Величина задержки аналоговых сигналов 1, в устройстве определяется выражением

М вЂ” количество ячеек памяти, зарезервированных в оперативном запоминающем устройстве 5 под информацию в каналах устройства задержки; тактовая частота импульсноного сигнала на выходе преобразователя напряжение-частота 1, 4 — количество тактов в цикле обращения к оперативному запоминающему устройству 5, д — количество тактов между

5 импульсами выборки оперативного запоминающего устройства 5 в пределах цикла обращения, à — время преобразования кода в

10 уровень сигнала в цифроаналоговых преобразователях 13.

Между каналами устройства задержки и и регистрами 12 существует

15 взаимно однозначное соответствие, так как входы второго дешифратора

8 соединены с соответствующими входами управления мультиплексора 6 °

В каждый иэ и регистров 12 по пе20 реднему фронту импульса, поступившего на его С-вход с пятого выхода первого дешифратора 7 через соответствующий элемент 2 И 11, записывается информация из ячеек па д мяти оперативного запоминающего устройства 5, соответствующая одному из каналов устройства, с помощью цифроаналоговых преобразователей 13, осуществляющих преобразование кодов на выходах соответствующих и регистров 12 в соответствующие уровни сигналов, входные аналоговые сигналы воспроизводятся на соответствующих выходах устройства с задержкой, величину которой можно изменить в процессе работы устройства соответствующим изменением уровня аналогового сигнала на входе управления устройства.

1!82626

Составитель А. Титов

Редактор И. Бандура Техред М.Кузьма

Корректор В, Бутяга

Заказ 6117/53 Тираж 871

ВППИПП Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, >1(-35, Раушская наб. д. 4/5

Подписное

Филиал IIIIII "Патент", r. Ужгород, ул. Проектная, 4