Преобразователь напряжения в код грея

 

ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КОД ГРЕЯ, содержащий последовательно соединенные каскады преобразования , каждый из которых вьтолнен на усилителе, выход которого соединен с первым выводом первого резистора, второй вывод которого через второй резистор соединен с входной шиной, а через третий резистор - с шиной нулевого потенциала, первый вывод четвертого резистора соединен с шиной опорного напряжения, пятый резистор , первый транзистор, о т л и ч а ющийся тем, что, с целью повышения точности преобразования, в него введен Т-триггер, а в каждый из каскадов преобразования введены генератор тока, компаратор напряжения, конденсатор , накопительный регистр, восемь транзисторов, при этом эмиттеры первого , второго и третьего транзисторов объединены и через генератор тока соединены с шиной питания положительной полярности, коллектор первого транзистора соединен с шиной нулевого потенциала, коллектор второго транзистора соединен с эмиттерами четвертого и пятого транзисторов, коллектор третьего транзистора соединен с эмиттерами шестого и седьмого транзисторов, база третьего транзистора соединена с шиной порогового напряжения, база четвертого транзистора через пятый резистор соединена с первым входом компаратора напряжения и является входом каскада, база пятого транзистора объединена с базой седьмого транзистора и соединена с вторым выводом первого резистора, коллектор четвертого транзистора объединен с коллекторами шестого и восьмого транзисторов и соединен с. базами восьмого и девятого транзисторов , эмиттеры которых объединены и соединены с шиной питания отрицательной полярности, коллектор пятого @ транзистора объединен с коллекторасл ми седьмого и девятого транзисторов и соединен с входом усилителя и первой обкладкой конденсатора, вторая обкладка которого соединена с шиной нулевого потенциала, база шестого транзистора соединена с вторьм выводом четвертого резистора, второй сх вход компаратора напряжения соединеу to с шиной порогового напряжения, а выО ) ход - с базой второго транзистора и 00 соответствующим информационным вхо дом накопительного регистра, выход которого соединен с соответствующим информационным входом накопительного регистра последующего каскада, а вход синхронизации объединен с входами синхронизации накопительных регистров всех каскадов, входом Т-триггера и соединен с шиной тактовой частоты, прямой выход Т-триггера соединен с базами первых транзисторов нечетных каскадов, а инверсный выход - с базами первьгх транзисторов . четных каскадов.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 Н 03 И 11/42

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABT0PCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРБ1ТИЙ (21) 3731862/24-24 (22) 20.04.84 (46) 30.09.85. Бюл. Ф 36 (72) Е.А. Коломбет и Б.К. Федоров (53) 681.325(088.8) (56) Патент США - 3577135, кл. 340-347, опублик. 1967.

Авторское свидетельство СССР

Ф 1018233, кл. Н 03 К 13/17, 1982. (54)(57) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ

В КОД ГРЕЯ, содержащий последовательно соединенные каскады преобразования, каждый из которых выполнен на усилителе, выход которого соединен с первым выводом первого резистора, второй вывод которого через второй резистор соединен с входной шиной, а через третий резистор — с шиной нулевого потенциала, первый вывод четвертого резистора соединен с шиной опорного напряжения, пятый резистор, первый транзистор, о т л и ч а ющи и с я тем, что, с. целью повышения точности преобразования, в него введен Т-триггер, а в каждый из каскадов преобразования введены генератор тока, компаратор напряжения, конденсатор, накопительный регистр, восемь транзисторов, при этом эмиттеры первого, второго и третьего транзисторов объединены и через генератор тока соединены с шиной питания положительной полярности, коллектор первого транзистора соединен с шиной нулевого потенциала, коллектор второго транзистора соединен с эмиттерами четвертого и пятого транзисторов, коллектор третьего транзистора соединен с эмиттерами шестого и седьмого транзисторов, база третьего тран„„SU„„1182687 A зистора соединена с шиной порогового напряжения, база четвертого транзистора через пятый резистор соединена с первым входом компаратора напряжения и является входом каскада, база пятого транзистора объединена с базой седьмого транзистора и соединена с вторым выводом первого резистора, коллектор четвертого транзистора объединен с коллекторами шестого и восьмого транзисторов и соединен с базами восьмого и девятого транзисторов, эмиттеры которых объединены и соединены с шиной питания отрицательной полярности, коллектор пятого транзистора объединен с коллекторами седьмого и девятого транзисторов и соединен с входом усилителя и первой обкладкой конденсатора, вторая обкладка которого соединена с шиной нулевого потенциала, база. шестого транзистора соединена с вторым выводом четвертого резистора, второй вход компаратора напряжения соединен с шиной порогового напряжения, а выход — с базой второго транзистора и соответствующим информационным входом накопительного регистра, выход которого соединен с соответствующим информационным входом накопительного регистра последующего каскада, а вход синхронизации объединен с входами синхронизации накопительных. регистров всех каскадов, входом Т-триггера и соединен с шиной тактовой частоты, прямой выход Т-триггера .соединен с базами первых транзисторов нечетных каскадов, а инверсный выход — с базами первых транзисторов, четных каскадов.

1182687

Изобретение относится к вычислительной технике и может быть исполь эовано при создании систем сбора и обработки информации.

Цель изобретения — повышение точности преобразования.

На фиг. 1 приведена схема предлагаемого преобразователя (показаны первые три разряда); на фиг. 2 — амплитудная характеристика каскада. 10

Преобразователь содержит каскады преобразования, каждый из которых включает усилитель 1, резисторы 2-4, транзисторы 5-13, генератор 14 тока, конденсатор 15, резистор 16, — компара-15 тор 17 напряжения, резистор 18, накопительный регистр 19, Т-триггер 20.

Преобразователь напряжения в код

Грея содержит последовательно соединенные каскады преобразования, каждый иэ которых включает усилитель 1, выход. которого подключен к последовательно соединенным резисторам 2 и 3, резистор 4, включенный между резисторами ? и 3 и шиной нулевого потенциа- ла, девять транзисторов 5-13, причем объединенные эмиттеры транзисторов

5-7 через генератор 14 тока подключены к шине положительного питания.

Коллектор транзистора 5 соединен с. объединенными эмиттерами транзисторов 8 и 9, коллектор транзистора 6 соединен с объединенными эмиттерами

30 транзисторов 10 и 11, коллектор тран35

55 зистора 7 подсоединен к шине нулевого потенциала, коллекторы транзисторов 8 и 10 соединены с коллектором транзистора 12 и объединенными базами транзисторов 12 и 13, коллекторы транзисторов 9 и 11 соединены с коллектором транзистора 13, с входом усилителя 1 и с первой обкладкой.конденсатора 15, вторая обкладка конденсатора 15 заземлена. Эмиттеры транзисторов 12 и 13 подключены к .пине отрицательного питания, база транэистора 6 подключена к шине порогового напряжения, база транзистора 8 через резистор 16 подключена к неинвертиния и резистору 3. Неинвертирующий вход компаратора 17 напряжения первого каскада подключен к входной шине преобразователя, база транзистора 10 через резистор 18 подключена к шине опорного напряжения, базы транзисторов 9 и 11 подключены между резисторами 2 и 3; к шине опорного рующему входу компаратора 17 напряже-50 напряжения подключен инвертирующии вход компаратора 17 напряжения, выход которого соединен с базой транзистора 5 и с информационным входом накопительного регистра 19, номер которого соответствует номеру каскада преобразования. Информационные входы накопительного регистра 19 с меньшими номерами соединены с соответствующими выходами накопительного регистра 19 предыдущего каскада преобразования. Вход синхронизации накопительного регистра подключен к шине тактовой частоты преобразователя, выход усилителя 1 каждого каскада преобразования соединен с инвертирующим входом компаратора 17 напряжения последующего каскада преобразования. Шина тактовой частоты подключена к входу T-триггера 20, прямой выход которого соединен с базой транзистора 7 каждого каскада преобразования с нечетный номером, а инверсный выход T-триггера 20 соединен с базой транзистора 7 каждого каскада преобразования с четным номером.

Преобразователь .работает следующим образом.

T-триггер 20 управляет работой каскадов таким образом, что каждый из каскадов поочередно работает то в режиме выборки, то в режиме хранения, "передавая" обрабатываемое напряжение с каскада на каскад и формируя код Грея на выходах накопительных регистров. При этом частота дискретизации определяется циклом работы каскада — выборка за время t и хра0; некие в течение времени t равного времени выборки t напряжения следующим каскадом, т.е. К = . Таким образом, через период 2t на вход преобразователя можно подавать новое значение входного напряжения. Следовательно, за. счет того, что преобразователь одновременно различными каскадами обрабатывает несколько значений входного напряжения, его частота дискретизации повьппается в N/2 раэ по сравнению с преобразователем, все каскады которого работают только в активном режиме. При подаче с T-триг-, гера 2(на базу транзистора 7 найря- жения логическая "1", транзистор 7 оказывается закрытым и ток, выраба- тываемый генератором 14 тока, проте-.. з кает через транзисторы каскада, на1182687 ходящегося при этом в режиме выборки.

При подаче на базу транзистора 7 напряжения. логический "0" транзистор 7 оказывается открытым, а каскад — в режиме хранения. 5

При работе в режиме выборки измеряемое отрицательное напряжение с помощью компаратора 17 напряжения сравнивается с опорным напряжением. В зависимости от результата сравнения на !О выходе компаратора 17 напряжения вырабатывается напряжение большее или меньшее порогового и ток от генератора 14 тока протекает через транзистор 5.или транзистор 6. Если ток про-(5 текает через транзистор 5, то транзисторы 8, 9, 12, 13, усилитель 1 и резисторы 2, 4, 16 образуют усилительный каскад с коэффициентом передачи, определяемым отношением номиналов 2О резисторов 2 и 4. Резистор 16 необходим для компенсации падения напряжения за счет протекания тока базы транзистора 9 через резисторы 2 и 4.

Задавая сопротивления резисторов 2 и 25

4 равными, получаем V =. 2Ч „, где

&ь х

V — выходное напряжение усилителя 1; вых

V>< — входное напряжение каскада.

Если протекает ток через транзистор 6, то транзисторы 10 — 13, усилитель 1 и резисторы передачи 2, 3, 4, 18 образуют усилительный каскад с коэффициентом передачи, определяемым резисторами 2 и 3, при этом каскад обеспечивает смещение выходного напряжения пропорционально Ч „ . Резистор 18 необходим для компенсации падения напряжения за счет протекания тока базы транзистора 11 через резисторы 2, 3, 4. Задавая сопротивление резистора 3 равным половине сопротивления резистора 2, получаем

Таким образом,. суммарная амплитудная характеристика каскада имеет внд, приведенный на фиг. 2, где точка излома формируется при срабатывании ком паратора 17 напряжения. Линейность характеристик обеспечивается глубокой отрицательной обратной связью, охватывающей усилительньш каскад в целом. Выполнение функций устройства выборки и хранения каждым каскадом обеспечивается с помощью конденсатора 15. При протекании тока в режиме выборки через коллектор транзистора 13 конденсатор 1) заряжается до некоторого напряжения, однозначно связанного с выходным напряжением усилителя 1. В режиме хранения ток через транзистор 13 не протекает, на конденсаторе 15 сохраняется заряд и, следовательно, выходное напряжение усилителя 1 не меняется.

Точность работы преобразователя определяется напряжением смещения ну- ля ЬЦсд,усилительных каскадов. Типовое значение этого напряжения смещения 3 мВ, т.е. более, чем на порядок уменьшается погрешность передаточной характеристики и при напряжении полной шкалы 10 В разрядность преобразователя равна 11 бит (при допустимой погрешности + 0,5 ед.младшего разря- да).

1182687

Йю фи8,2

ВНИНПН Заказ 6120/55 Тираж 871 Подлисное

Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4