Устройство для анализа формы непериодических импульсных и частотных сигналов

 

УСТРОЙСТВО ДЛЯ АНАЛИЗА ФОРМЫ НЕПЕРИОДИЧЕСКИХ ИМПУЛЬСНЫХ И ЧАСТОТНЫХ СИГНАЛОВ, содержащее генератор импульсов, аналого-цифровой преобразователь , счетчик адреса Считывания , коммутатор адреса, первый дешифратор нуля, делитель, первый триггер, счетчик адреса записи, второй триггер, запоминающий блок, ци4фоаналоговый преобразователь, индикаторный блок, первый и второй формирователи коротких импульсов, первый элемент И, первый регистр, блок сравнения, второй регистр, второй элемент И, первый и второй элементы задержки, при этом выход генератора импульсов соединен с первым входом аналого-цифрового преобразователя , а через счетчик адреса считывания - с первым входом коммутатора адреса, входом ггервого дешифратора нуля и первым входом делителя, у которого выход соединен с первыми входами первого триггера и счетчика адреса записи, первый выход счетчика адреса записи соединен с первым входом второго триггера, у которого второй вход является входом Пуск устройства, а выход соединен с вторыми вход.ами делителя и счетчика адреса записи,втЬрой выход счетчика адреса записи соединен с вторым входом коммутатора адреса, выход которого соединен с первым входом запоминающего блока, у которого выход соединен с накопителем и через цифроаналоговьй преобразователь с первым входом индикаторного блока, второй вход ийдикаторного блока соединен с третьим входом коммутатора адреса, выходом первого дешифратора нуля и входами первого и второго формирователей коротких импульсов, выход пер (Л вого формирователя коротких импуль .сов соединен с вторыми входами аналого-цифрового преобразов.ателя, первого регистра и первого триггера, выход первого триггера соединен с первым входом первого элемента И, У которого выход соединен с вторым входом запоминающего блока,кроме того, третий вход аналого-цифрового (Х преобразователя является входом уст ройства, а выход аналого-цифрового преобразователя через первый регистр соединен с первыми входами блока срави нения и второго регистра, у которого второй вход соединен с выходом второго -элемента И, третий вход - свыходом первого элемента задержки, авыход второго регистра соединен с вторым входом блока сравнения, выход которого соединен с первым входом второго элемента И, второй вход второго элемента И соединен с выходом второго формирователя коротких импульсов и входом второго элемента задержки.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (! 9) (11) (51) 4

I 0CYQAPCTQEI+IbN K0MHTET CCCI»

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТ

К ABTOPGH0IVIY СВИДЕТЕЛЬСТВУ (21) 3744374/24-21 (22) 28.05.84 (46) 23 ° 10.85. Вюл. У 39 (72) З.В. Ивановская и Д.К. Михнов (71) Харьковский ордена Трудового

Красного Знамени институт радиоэлектроники нм. акад. М.К. Янгеля (53) 621.317.75(088.8) (56) Авторское свидетельство СССР

Ф 890272, кл. С 01 R 29/02, 1981.

Авторское свидетельство СССР

II 1075196, кл. С 01 R 29/02, 1984. (54)(57) УСТРОЙСТВО ДЛЯ АНАЛИЗА ФОРМЫ НЕПЕРИОДИЧЕСКИХ ИМПУЛЬСНЫХ И ЧАСТОТНЫХ СИГНАЛОВ, содержащее генератор импульсов, аналого-цифровой преобразователь, счетчик адреса считывания, коммутатор адреса, первый дешифратор нуля, делитель, первый триггер, счетчик адреса записи, второй триггер, запоминающий блок, цифроаналоговый преобразователь, индикаторный блок, первый и второй формирователи коротких импульсов, первый элемент И, первый регистр, блок сравнения, второй регистр, второй элемент И, первый и второй элементй задержки, при этом выход генератора импульсов соединен с первым входом аналого-цифрового преобразователя, а через счетчик адреса считывания — с первым входом коммутатора адреса, входом первого дешифратора нуля и первым входом делителя, у которого выход соединен с первыми входами первого триггера и счетчика адреса записи, первый выход счетчика адреса записи соединен с первым входом второго триггера, у которого второй вход является входом "Пуск11 устройства, а выход соединен с вторыми входами делителя и счетчика адреса запйси,второй выход счетчика адреса записи соединен с вторым входом коМИутатора адреса, выход которого соединен с первым входом запоминающего блока, у которого выход соединен с накопителем и через цифроаналоговый преобразователь с первым входом индикаторного блока, второй вход иидикаторного блока соединен с третьим входом коммутатора адреса, выходом первого дешифратора нуля и входами первого и второго формирова- Е телей коротких импульсов, выход пер- у ного формирователя коротких импульсов соединен с вторыми входами аналого-цифрового преобразователя, пер° % вого регистра и первого триггера, выход первого триггера соединен с первым входом первого элемента И, у которого выход соединен с вторым входом запоминающего блока, кроме того, третий вход аналого-цифрового

I преобразователя является входом устройства, а выход аналого-цифрового преобразователя через первый регистр соединен с первыми входами блока сравнения и второго регистра, у которого второй вход соединен с выходом второго -элемента И, третий вход — с выходом первого элемента задержки, а: выход второго регистра соединен с вторым входом блока сравнения, выход ° которого соединен с первым входом второго элемента И, второй вход второго элемента И соединен с выходом второго формирователя коротких импульсов и входом второго элемента задержки, 1187103 у которого выход соединен с вторым входом первого элемента И, о т— л и ч а ю щ е е с я тем, что, с целью расширепия диапазона анализируемых частотно-модулированных сигналов, в него введены второй дешифратор нуля, третий формирователь коротких импульсов, третий триггер, элемент ИЛИ, группа элементов И и третий элемент И, при этом выход первого регистра через второй дешифратор нуля и третий формирователь коротких импульсов соединен с первым входом третьего триггера, второй вход которого соединен с выходом первого

Изобретение относится к информационно-измерительной технике и может быть использовано для анализа формы непериодических импульсных и амплитудно-модулированных частотных сигналов.

Цель изобретения — расширение диапазона анализируемых частотно-модулированных сигналов в сторону низ1О ших частот за счет автоматического исключения вывода на индикаторный блок фрагментов самого модулируемого сигнала.

На фиг, 1 представлена структурная схема предлагаемого устройства; на фиг. 2 — временные диаграммы его работы.

Устройство содержит генератор 1 импульсов, аналого-цифровой преобра- 20 зователь 2, счетчик 3 адреса считывания, коммутатор 4 адреса, первый дешифратор 5 нуля, делитель 6, первый триггер 7, счетчик 8 адреса записи, второй триггер 9, запоминающий 25 блок 10 цифроаналоговый преобразователь 11, индикаторный блок 12, перsbrA. формирователь !3 коротких импульсов, второй формирователь t4 коротких импульсов, первый элемент И 15, первый регистр !6, блок 17 сравнения, второй регистр 18, второй элемент

И 19, первый элемент 20 задержки, второй элемент 21 задержки, второй дешифратор 22 нуля, третий формиро- ватель 23 коротких импульсов, третий элемента задержки, а выход — с первым входом элемента ИЛИ, у которого второй вход является входом "Режим" устройства, а выход элемента ИЛИ соединен с первыми входами третьего элемента И и группы элементов И, у которой вторые входы соединены с выходом второго регистра, а выход— с третьим входом запоминающего блока, кроме того, выход первого элемента И соединен с вторым входом третьего элемента И, а выход третьего элемента И соединен . с входом первого .элемента задержки. триггер 24, элемент ИЛИ 25, группу элементов И 26, третий элемент И 27.

Выход генератора 1 импульсов соединен с первым входом аналого-цифрового преобразователя 2, а через счетчик 3 адреса считывания с первым входом коммутатора 4 адреса, входом первого дешифратора 5 нуля и первым входом делителя, у которого выход соединен с первыми входами первого триггера 7, и счетчика адреса записи, первый выход счетчика 8 адреса записи соединен с первым входом второго триггера 9, у которого второй вход является входом "Пуск" устройства, а выход соединен с вторыми входами делителя и счетчика адреса записи, второй выход счетчика адреса записи соединен с вторым входом коммутатора адреса, выход которого соединен с первым входом запоминающего блока 10, у которого выход соединен с накопи-. телем и через цифроаналоговый преобразователь 11 с первым входом индикаторного блока 12, второй вход индикаторного блока соединен с третьим входом коммутатора адреса, выходом первого дешифратора нуля и входами первого и второго формирователей коротких импульсов, выход первого формирователя 13 коротких импульсов соединен с вторыми входами аналого-цифрового преобразователя, первого регистра и первого триггера, выход первого триггера соединен с первым вхо3 118? 1 дом первого элемента И 15, у которого выход соединен с вторым входом запоминающего блока, третий вход аналогоцифрового преобразователя является входом устройства, а выход аналогоцифрового преобразователя через первый регистр 16 соединен с первыми входами блока 17 сравнения и. второго регистра 18, у которого второй вход соединен с выходом второго элемента И, третий вход — с выходом первого элемента .20 задержки, а выход второго регистра соединен с вторым входом блока сравнения, выход которого, в свою очередь, соединен с 15 первым входом второго элемента И 19, второй вход второго элемента И соединен с выходом второго формирователя 14 коротких импульсов и входом второго элемента 21 задержки, у кото- 2о рого выход соединен с вторым входом первого элемента И, выход первого регистра через второй дешифратор.22 нуля и третий формирователь 23 коротких импульсов соединен с первым 25 входом третьего триггера 24, второй вход которого соединен с выходом первого элемента задержки, а выход— с первым входом элемента ИЛИ 25, у которого второй вход является входом

"Режим" устройства, а выход элемента ИЛИ соединен с первыми входами третьего элемента И и группы элементов И 26, у которой вторые входы соединены с выходом второго регистра, а

35 выход — с третьим входом запоминающего блока, кроме того, выход первого элемента И соединен с вторым входом третьего элемента И 27, а выход третьего элемента И соединен с входом первого элемента задержки.

Устройство может находиться в двух режимах работы: режиме анализа формы непериодических импульсных и частотных сигналов и в режиме ана- 45 .лиза формы частотных сигналов с расширенным диапазоном анализируемых частот. Режим работы определяется уровнем логического сигнала на входе "Режим" устройства (второй вход элемента ИЛИ 25).

Рассмотрим работу устройства в режиме анализа формы непериодических импульсных и частотных сигналов (уровень логической "1" на входе "Ре-55 жим") .

Под действием команды "Пуск" второй триггер 9 изменяет свое состоя03 4 ние, разрешая счет делителю 6 и счетчику 8 адреса записи, что, в свою очередь, приводит к разрешению вы-. числения дискретных значений огибающей входного сигнала и их последовательной записи в ячейки запоминающего блока 10. Вычисление дискретных значений входного сигнала осуществляется при помощи аналого-цифрового преобразователя 2, регистров

16 и 18, блока 17 сравнения и второго элемента И 19. Полученные с выхода аналого-цифрового преобразователя 2 кодовые эквиваленты мгновенных значений амплитуд входного сигнала записываются в первый регистр

16, после чего его содержимое сравнивается в блоке 17 сравнения с содержимым второго регистра 18. Большее значение остается или записывается во второй регистр 18. Таким образом, за интервал записй t>o„ Bo вто ром регистре 18 находится максималь-. ное мгновенное значение. Второй элемент И выполняет функцию стробирующего элемента для импульса записи во второй регистр 18 с выхода второго формирователя 14 коротких импульсов. ,Перед началом вычисления очередно го максимума за время „д второй регистр 18 приводится в нулевое состояние импульсом с выхода первого элемента 20 задержки.

Режимы последовательной записи информации в ячейки запоминающего блока 10 и циклического опроса ячеек (режим считывания) выполняются с помощью четырех основных блоков: счетчиков 3 и 8 адресов считывания и записи, делителя 6 и коммутатора 4 адреса. Делитель 6 обеспечивает необходимую скорость записи, а коммутатор

4 адреса подключает к адресным шинам запоминающего блока 10 коды адресов записи и считывания с выходов соответствующих счетчиков. Подключение адреса записи производится на нулевом адресе считывания, расшифровываемом при помощи дешифратора 5 нуля, что позволяет упростить формирование управляющих сигналов и не сказывается на качестве. отображения, так как индикаторный блок в это время может находиться в режиме обратного хода

)луча (т.е. гашения луча). Необходимый аналоговый сигнал для индикаторного блока 12 формируется при помощи цифроаналогового преобразователя 11, 1187103 подключенного к информационному выходу блока 10.

Все процессы в устройстве синхронизированы частотой генератора 1 импульсов, а для получения управляющих ,сигналов используются формирователи

13 и 14 коротких импульсов, работающие соответственно IIQ заднему и переднему фронтам выходного сигнала дешифратора 5 нуля. Процессы управления и синхронизации выполнения операций в устройстве распределены во времени следующим образом (фиг. 2).

В момент установки нулевого такта счетчика 3 адреса считывания на вы ходе второго формирователя 14 коротких импульсов формируется импульс для стробирования второго элемента И 19, I обеспечивающий в случае необходимости запись большего мгновенного значения во второй регистр, 18. Он же, задержанный на втором элементе 2 1 задержки, поступит на вход первого элемента И 15, и в случае, если первый триггер 7 находится в единичном состоянии, производят перезапись вычисленного максимального значения из второго регистра 18 через группу элементов И 26 в запоминающий блок

10, а затем через третий элемент

И 27 и первый элемент 20 задержки сбросит в нулевое состояние второй регистр 18. Первый триггер 7 устанавливается в единичное состояние при смене адреса записи, так как его счетный вход объединен со счетным входом счетчика 8 адреса записи.

Сброс первого триггера 7, запись преобразованной входной информации в первый регистр 16 и синхрониза ция аналого-цифрового преобразователя 2 производится в момент окончания нулевого адреса считывания по импульсу с выхода первого формирователя 13 коротких импульсов.

По окончании записи происходит переполнение счетчика 8 адреса записи и второй триггер 9 возвращается в исходное состояние. Режим записи блокирован, а циклическое считывание информации продолжается, при этом на индикаторном .блоке 12 остается изображение записанной информации.При переходе на работу с расширенным диапазоном анализа частотно-моf0 дулированных сигналов на вход "Режим" подается уровень логического

"0" и, таким образом, состояние выхода элемента ИЛИ 25 однозначно определяется состоянием выхода треть15 его триггера 24.

Рассмотрим подробнее функции, выполняемые третьим триггером 24 (фиг. 2). При появлении отрицательной полуволны входного частотного

20 сигнала в первом- регистре 16 устанавливается значение нуля. После этого при первой же фиксации нуля в первом регистре 16 отрабатывает второй дешифратор 22 нуля и соответственно

25 третий формирователь 23 коротких импульсов. Сформированный импульс по входу S устанавливает третий триггер

24 в единичное состояние. Дальнейшая работа устройства аналогична

30 приведенному вьппе режиму, при этом вместе со сбросом второго регистра

18 приводится в исходное состояние и третий триггер 24 ° Таким образом, пока в первом регистре 16 не появится нулевой отсчет, т.е. не пройдет хотя бы одна положительная полуволна входного сигнала, группа элементов И 26 и третий элемент И 27 заблокированы независимо от прошедших

40 интервалов времени „ и соответственно в ячейки запоминающего блока записаны нулевые значения. В результате, при частоте входного сигнала меньшей чем 1/t некорректные отУ з<н

45 счеты промежуточных максимумов исключены и на индикаторном блоке отображена только огибающая сигнала (фиг. 2).

1187103

1187103

1-й регистр

3-й <рорм. корот. иип.

2 Ой регистр

3-й триггер

Инф. Йод, запои длока

Зпр. Уход за/им- Йока фиг. Е

Составитель В. Антохин

Редактор Г. Волкова Техред A.éàáèíåö Корректор А.Зимокосов е

Заказ 6545/51 Тираж 747 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4