Устройство для текущей оценки уровня сигнала

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) A (11 4 G 06 F 15/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ (21) 3767068/24-24 (22) 07.05.84 (46) 15,11,85.Бюл.№ 42 (71) Киевское геофизическое отделение Украинского научно-исследовательского геологоразведочного института (72) Е.И.Каплан и Б.И.Каплан (53) 681.333 (088.8) (56) Авторское свидетельство СССР

: № 762009, кл. G 06 F 15/36, 1980.

Авторское свидетельство СССР

¹- 619924, кл. G 06 F 15/36,1978. (54)(57) 1. УСТРОЙСТВО ДЛЯ ТЕКУЩЕЙ ОЦЕНКИ УРОВНЯ СИГНАЛА, содержащее аналого-цифровой преобразователь, регистр, блок управления, вход аналого-цифрового преобразователя является информационным входом устройства, выход аналого-цифрового преобразователя подключен к информационному входу регистра, о т л ич а ю щ е е с я тем, что, с целью повьипения точности, в него введены мультиплексор, коммутатор и блок выбора центрального отсчета, блок управления содержит генератор импульсов, одновибратор, элементы задержки, мультиплексор, счетчики, . элемент И-НЕ, элемент ИЛИ-НЕ, элементы НЕ, триггеры, элементы И, причем выход генератора импульсов подключен к входу синхронизации первого триггера блока управления, к первым входам первого, второго и . третьего элементов И блока управления, вход установки в "0" первого счетчика блока управления объединен с первым входом элемента ИЛИ-НЕ блока управления и соединен с.вхо- . дом начальной установки блока управления, который через первый элемент НЕ подключен к первому входу элемента И-HE блока управления, второй вход которого объединен с вторым входом элемента ИЛИ-НЕ блока управления и соединен . с выходом второго элемента НЕ блока управления, вход которого объединен с адресным входом мультиплексора блока управления и подключен к выходу одновибратора, вход которого соединен с выходом, четвертого элемента И, первый вход которого объединен с вторым входом третьего элемента И блока управления н подключен к выходу первого элемента задержки, вход которого соединен с инверсным выходом первого триггера, входы сброса второго и третьего счетчиков блока управления объединены с единичными входами первого и второго триггеров и подключены к выходу элемента И-НЕ блока управления, выход элемента

ИЛИ-HE соединен с единичным входом первого счетчика блока управления, выход которого подключен к нулевому входу второго триггера, прямой выход которого соединен с вторым входом первого элемента И блока управления, инверсный выход второго триггера подключен к второму входу второго элемента И, выход которого подключен к счетному входу второго счетчика и первому входу пятого элемента И блока управления, второй вход которого подключен к прямому выходу первого триггера, нулевой вход которого соединен с выходом

1191920 второго счетчика, первый информационный вход мультиплексора блока управления подключен к выходу третьего счетчика блока управления, счетный вход которого объединен с выходом второго элемента задержки и соединен с выходом пятого элемента И блока управления, цервый, второй и третий управляющие входы блока выбора центрального отсчета подключены соответственно к выходам первого элемента И, второго элемента задержки и третьего элемента И блока управления, первый выход блока выбора центрального отсчета соединен с третьим входом третьего элемента И и через третий элемент НЕ - с вторым входом четвертого элемента И блока управления, второй выход блока выбора центрального отсчета подключен к второму информационному входу мультиплексора блока управления, выход одновиб.ратора соединен с управляющим входом коммутатора, выход мультиплексора блока управления подключен к адресному входу мультиплексора, выход которого соединен с информационным входом коммутатора, первый информационный выход которого подкключен к первому информационному входу блока выбора центрального отсчета, второй информационный вход которого объединен с информационным входом мультиплексора и соединен с выходом регистра, тактовый вход которого объединен с тактовым входом аналого-цифрового преобразователя и подключен к выходу первого. элемента И блока управления, второй выход коммутатора является выходом устройства.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок выбора центрального отсчета содержит группу и m компараторов, две группы Hs р элементов И, две груп1

Изобретение относится к специализированным средствам вычислитель.ной техники и может быть использовапы из е элементов ИЛИ, группу из ю реверсивных счетчиков, группу из п элементов НЕ, группу из m элементов ИЛИ-НЕ, элемент ИЛИ-НЕ, группу элементов памяти, 1-й вход которого подключен к выходу 1 -ro элемента ИЛИ-НЕ группы, (где 1 = 1.-ю ) и объединен с 1-м входом элемента

ИЛИ-НЕ, . j-й вход (где 1= 1...К-1 ) i -го элемента ИЛИ-НЕ группы соединен с 1 .-м выходом разряда 1 --го счетчика, выход k-го разряда которого подключен к первому входу 1-го элемента И первой группы и через элемент НŠ— к первому входу 11-ro элемента И второй группы, выходы

1-х элементов И первой и второй груп соединены с первыми входами элементов ИЛИ одноименных групп, вторые входы которых подключены соответственно к первому и второму выходам

i-ro компаратора, выход i-ro элемента ИЛИ первой группы соединен с входом сложения i-ro реверсивного счетчика группы, вход вычитания которого подключен к выходу i-ro элемента ИЛИ второй группы, информационные входы реверсивных счетчиков группы объединены и являются первым входом блока выбора центрального отсчета, управляющие входы компараторов объединены и являются вторым входом блока выбора центрального . отсчета, вторые входы элементов И первой и второй групп объединены и являются третьим входом блока выбора центрального отсчета, первым выходом которого является выход элемента ИЛИ-НЕ, вторым выходом блока выбора центрального отсчета является выход группы элементов памяти, первые входы компараторов объединены и являются первым информационным входом блока выбора центрального отсчета, вторые входы компараторов являются вторым информационным входом блока выбора центрального отсче та .

2 но для аппаратурного анализа случайных процессов в системах сбора и обработки информации.

Цель изобретения - увеличение точности выделения кусочно-постоянного сигнала на фоне помех.

На фиг.1 представлена блок -схема устройства;на фиг.2 - блок-схеМа блока выбора центрального отсчета, на фиг.3 - -блок-схема блока управления., Устройство для текущей оценки 10 уровня сигнала содержит аналогоцифровой преобразователь 1, регистр 2, блок 3 управления, мультиплексор 4, коммутатор 5 и блок 6 выбора центрального отсче- . 15 та. Блок 6 содержит компараторы 7, реверсивные счетчики 8, элемент

НЕ 9, элементы И 10 и 11, элементы ИЛИ 12 и 13, элементы ИЛИ-НЕ 14, выходной элемент ИЛИ-НЕ 15, груп- 20 пу 16 элементов памяти.

Блок 3 содержит генератор 17 с непрерывной последовательностью импульсов, счетчики 18 и 19, триггеры 20 и 21, счетчик 22, мульти- 25 плексор 23,. элементы задержки 24 и 25, одновибратор 26, элементы

НЕ 2?-29, элемент ИЛИ-НЕ 30, элемент И-НЕ 31, элементы И 32 — 36 и вывод 37.начальной установки. 30

Количество ячеек регистра 2, представляющего собой регистр сдвига, равно ttt (N- нечетно ). Разрядность реверсивных счетчиков 8 равна k и выбирается из условия

2 "ъ, ttt-2.

Сущность работы устройства заключается в выборе в. качестве текущей оценки неизвестного уровня сигнала центрального члена в сово- 40 купности отсчетов процесса, представленных в регистре 2.

Этапы работы устройства для. текущей оценки уровня сигнала следующие, 45

1 Заполнение регистра 2. Исследуемая реализация, представляющая собой сумму кусочно-постоянного сигнала и аддитивной помехи, посту.— пает с входа устройства на первый вход аналого-цифрового преобразователя 1, На первом выходе блока 3 управления формируется м сигналов, которые поступают на второй вход аналого-цифрового преобразователя 1, первый вход регистра 2 и через первый управляющий вход блока 6 на третьи входы реверсивных

1191920 4 счетчиков 8. Под воздействием этих сигналов на выходе аналого-цифрового преобразователя 1 устанавлива ются отсчеты входной функции в виде параллельного кода, которые записываются в регистр 2. Ревер.сивные счетчики 8 под.действием первого же сигнала, поступившего на их третьи входы, устанавливаются в нулевое состояние.

11 Анализ совокупности отсчетов процесса, представленных в регистре 2. На четвертом выходе блока управления 3 действует сигнал, который, поступая на второй вход коммутатора 5, осуществляетподключение первого входа коммутатора 5 к его первому выходу, т..е. выход мультиплексора 4 оказывается подключенным через информационный вход блока 6 к вторым входам компараторов 7. При этом на пятом выходе блока 3 управления формируются адресные сигналы, которые, поступая на адресный вход мультиплексора 4, вызывают поочередное подключение информационных входов мультиплексора 4 к его выходу. Таким образом, на вторые входы компараторов 7 поочередно поступает содержимое всех ячеек регистра 2, С каждым новым адресным сигналом на втором выходе блока управления 3 появляется сигнал, который поступает на третьи входы компараторов 7, разрешая их работу. Компараторы 7 сравнивают содержимое, находящееся в и It своих ячейках регистра 2, которые подключены к первым входам компараторов 7, с последовательно поступающими значениями из всех ячеек регистра 2, Если содержимое "своей" ячейки меньше содержимого очередной ячейки, то на первом выходе компарато- . ра 7 появляется сигнал, если больше, то сигнал появляется на втором . выходе компаратора 7. Соответственно появляется сигнал либо на выходе первого элемента ИЛИ 12 и первом входе реверсивного счетчика 8, либо на выходе второго элемента

ИЛИ 13 и втором входе реверсивного счетчика 8. В первом случае содержимое реверсивного счетчика 8 уменьшается на единицу, во втором случае — увеличивается на единицу.

При равенстве значений на первом

5 1191 и втором входах компаратора 7 содержимое соответствующего реверсивного счетчика 8 остается неизменным. В результате содержимое каждого из реверсивных счетчиков 8 соответствует положению "своего" отсчета процесса в совокупности отсчетов, представленных в регистре 2.

Выбранная разрядность реверсивлых счетчиков 8 позволяет исполь- 1О зовать их старшие -е разряды для учета знаков чисел, записанных в реверсивных счетчиках 8. Центральному члену в выборке соответствует реверсивный счетчик 8 с минималь 15 ным по абсолютной величине значением. Нахождение такого значения в реверсивных счетчиках 8 осуществляется следующим образом.

Если по крайней мере один из реверсивных счетчиков 8 находится в нулевом состоянии, то на выходе соответствующего элемента ИЛИ-НЕ 14 устанавливается высокий уровень.

Этот сигнал вызывает появление низкого уровня на выходе выходного элемента ИЛИ-НЕ 15, который свидетельствует о том, что центральный член найден. Код на выходе группы 16 при этом с ответствует номеру ячейки регистра 2, содержащей центральный член. Если в состоянии "0" находится несколько реверсивных счетчиков 8, то код на выходе группы 16 соответствует ячейке с минимальным адре- З5 сом.

Если реверсивных счетчиков 8 с нулевым значением нет, о чем свидетельствует высокий уровень на выходе выходного элемента ИЛИ-НЕ 15, 4р то устройство приводит содержимое реверсивных счетчиков с минимальным по абсолютной величине значением к нулевому, Для этого с третьего выхода блока управления 3 на первые входы первых элементов И 10 и первые входы вторых элементов И 11

920 6 поступают сигналы, каждый из которых вызывает уменьшение абсолютной вели- ины содержимого реверсивных счетчиков 8 на единицу. Если содержимое реверсивного счетчика 8 положительно, то на втором входе первого элемента И 10 устанавливается высокий уровень, а на втором входе второго элемента И 11 — низкий уровень. Если число в реверсивном счетчике 8 отрицательно, то на втором входе первого элемента И 10 устанавливается низкий уровень, а на втором входе второго элемента И 11 высокий уровень. С появлением в реверсивных счетчиках 8 нулевого зна чения устанавливается низкий уровень на первом выходе блока 6, который, поступая на первый вход блока 3 управления, прекращает прохождение сигналов на первые входы элементов И 10 н 11.

111 Формирование оценки сигнала на выходе устройства. На пятом выходе блока управления 3 формируется адресный сигнал, соответствующий ! коду, поступающему на второй вход блока 3 управления. На четвертом выходе блока 3 управления устанав1 ливается сигнал, который подключает первый вход коммутатора 5 к выходу устройства. Таким образом, на выход устройства поступает выбранное значение из регистра 2, которое является оценкой уровня сигнала.

TY Запись очередного отсчета входного процесса в регистр. 2. На первом выходе блока 3 управления формируется сигнал, по которому в регистр 2 записывается следующим отсчет входного процесса, при этом реверсивные счетчики 8 приводятся в исходное состояние.

Для полученного набора повторяются этапы II-IY ° В результате на выходе устройства формируется текущая оценка уровня сигнала.

1191920

Составитель И,Мухин

Редактор М.Дылын Техред.О.Неце

Корректор Л. Патай

Подписное

Заказ 7164/46 Тираж 709

ВНИИПИ Государственного комитета СССР ло делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5 филиал ППП "Патент",, г.Ужгород,ул,Проектная, 4